第五章 總結(jié)

在本文中，我們介紹了一種SoC芯片架構(gòu)，探討了在0.18um CMOS工藝上以Magma Talus為主導(dǎo)EDA工具的物理實現(xiàn)中的3個難點問題：時序約束設(shè)計、布局規(guī)劃以及時鐘樹約束設(shè)計。鑒于篇幅限制，其它在本SoC物理實現(xiàn)過程中涉及到的諸如信號完整性問題分析與避免、電源完整性分析與避免、與signoff工具間參數(shù)相關(guān)性的設(shè)置、ECO、模擬及數(shù)?；旌夏K建模及其在Magma Talus數(shù)字流程中的運用等方面在本文中未能涉及。

該SoC芯片包含41個時鐘域，4種低功耗工作模式，2個相互隔離的1.8v內(nèi)部電源域，約有65萬個標(biāo)準(zhǔn)單元，94個宏模塊，250個pad，合計約900萬個邏輯等效門，3600萬個晶體管，芯片面積10.5mmx10.5mm。

該芯片既有多個復(fù)雜的數(shù)字算法電路，也有多個定制的模擬/數(shù)模混合模塊，宏模塊眾多，布局規(guī)劃和電源規(guī)劃較為復(fù)雜；在前仿真驗證過程中方面，功能bug，性能不達標(biāo)等問題，使RTL遲遲不能凍結(jié)，給后端留下的時間不多。我們借助Magma公司Talus軟件在后端實現(xiàn)方面的強大能力，集中時間攻關(guān)，解決了復(fù)雜時序約束、大規(guī)模宏模塊情況下布線擁塞的技術(shù)、多電壓域下的電源規(guī)劃技術(shù)以及復(fù)雜時鐘樹設(shè)計等難題，節(jié)省了大量的后端運行時間和手工工作，同時也實現(xiàn)了較好的時序、面積結(jié)果。

目前該芯片已成功流片，實測的性能及功耗指標(biāo)均達到預(yù)期效果，高速總線時鐘頻率可達110M，normal功耗模式下算法模塊全速工作時功耗小于380mW，sleep功耗模式下功耗11mW左右。

感謝Magma公司在物理實現(xiàn)方面持續(xù)的努力和進步，使得用戶能夠在設(shè)計中體會到革新所帶來的便捷與快樂。在此，希望Magma今后能夠不斷革新，給用戶帶來更多的方便，分享更多的成功。