3.1 設(shè)定工藝庫和參考庫

　　設(shè)置Design Compiler運行所使用的庫：目標(biāo)庫(target_library)、鏈接庫(link_library）、可綜合庫(synthetic_library)、符號庫(symbol_library)。其中的目標(biāo)庫中包含了標(biāo)準(zhǔn)單元庫、RAM單元庫、I/O單元庫、PLL單元庫等，通常是由芯片代工廠家提供。系統(tǒng)芯片ZSU32采用的是中芯國際的0.18 ?滋m CMOS工藝庫，所以在設(shè)置時就把目標(biāo)庫指向該工藝庫。

　　#設(shè)置目標(biāo)工藝庫

　　set target_library SMIC.db

　　3.2 讀入RTL設(shè)計與設(shè)置工作環(huán)境

　　讀入RTL設(shè)計通常有自頂向下或者自底向上2種方式。因為ZSU32模塊眾多，所以采用自底向上的讀入方式。首先讀入各個子模塊，并分別編譯；然后更改層次，編譯上一層的模塊；最后會合成整個系統(tǒng)。

　　讀入設(shè)計后，首先設(shè)置芯片的工作環(huán)境，根據(jù)采用的工藝庫提供的環(huán)境和線網(wǎng)負(fù)載模型，可以通過set_operating_condition和set_wire_load_model命令進行設(shè)置。以下是ZSU32綜合環(huán)境的頂層環(huán)境設(shè)置：

　　#設(shè)置工作環(huán)境

　　set_operating_condition smic18_typ；

　　#設(shè)置線網(wǎng)負(fù)載模型

　　set_wire_load_model smic18_wl30；

　　3.3 時序約束

　　3.3.1 時鐘定義

　　時鐘是整個時序約束的起點。系統(tǒng)芯片ZSU32將外部輸入時鐘和PLL模塊輸入時鐘作為源時鐘：ext_clk_i和pll_clk_i。通過對這2個源時鐘信號的分頻或者倍頻，產(chǎn)生了各個子模塊的時鐘信號。

　　#定義源時鐘ext_clk，周期16 ns

　　create_clock-name ext_clk-period

　　16 [get_ports {ext_clk_i}]；

　　在SoC芯片內(nèi)部，子模塊的時鐘實際是經(jīng)過源時鐘分頻或者倍頻得到的，使用create_generated_clock命令來建立子模塊時鐘。

　　#設(shè)置一個2倍頻時鐘clk_main，

　　#其源時鐘是pll_clk_i

　　create_generated_clock -name clk_main

　　-multiply_by 2 -source pll_clk_i；