約束設(shè)置與邏輯綜合在SoC設(shè)計(jì)中的應(yīng)用
加入技術(shù)交流群
2 ZSU32系統(tǒng)芯片的結(jié)構(gòu)
ZSU32芯片內(nèi)置32 bit MIPS體系處理器作為CPU，具備兩路獨(dú)立的指令和數(shù)據(jù)高速緩存，CPU內(nèi)部有獨(dú)立的DSP協(xié)處理器和浮點(diǎn)協(xié)處理器，同時(shí)集成了LCD控制器、MPEG硬件加速器、AC97控制器、SRAM控制器、NAND Flash控制器、SATA高速硬盤控制器、以太網(wǎng)MAC控制器等，并具有I2C、I2S、SPI、、UART、GPIO等多種接口模塊。圖2是ZSU32的總體結(jié)構(gòu)。
3 ZSU32系統(tǒng)芯片的約束設(shè)置與邏輯綜合
采用Design Compiler工具對(duì)ZSU32進(jìn)行邏輯綜合的基本流程如圖3所示。
ZSU32系統(tǒng)芯片的綜合采取自底向上的策略，先局部后整體。首先將當(dāng)前工作層次設(shè)置為系統(tǒng)芯片的某個(gè)子模塊，然后對(duì)該子模塊添加各項(xiàng)具體約束，接著完成子模塊的綜合。依次對(duì)各子模塊重復(fù)上述綜合流程，當(dāng)各個(gè)模塊都順利通過(guò)了初次綜合后，通過(guò)set_dont_touch_
network命令將模塊中的關(guān)鍵路徑和時(shí)鐘線網(wǎng)保護(hù)起來(lái)，然后做一次全局優(yōu)化，檢查是否滿足時(shí)序等各方面的設(shè)計(jì)要求，達(dá)到要求就可以輸出最終的網(wǎng)表和各項(xiàng)綜合報(bào)告。
評(píng)論