Alphawave Semi 公司宣布其 UCIe IP 子系統(tǒng)在 TSMC N2 工藝上成功流片，支持 36G 芯片間數(shù)據(jù)傳輸速率。該 IP 與 TSMC 的 Chip-on-Wafer-on-Substrate (CoWoS)先進(jìn)封裝技術(shù)完全集成，為下一代芯片 let 架構(gòu)解鎖了突破性的帶寬密度和可擴(kuò)展性。

這一里程碑，基于 Alphawave Semi 最近發(fā)布的 AI 平臺(tái)，展示了其支持未來(lái)異構(gòu) SoC 和擴(kuò)展超大規(guī)模 AI 和 HPC 工作負(fù)載的能力。通過(guò)這次流片，Alphawave Semi 成為首批在 2nm 納米片技術(shù)上實(shí)現(xiàn) UCIe 連接的公司之一，標(biāo)志著開(kāi)放芯片 let 生態(tài)系統(tǒng)邁出了重要一步。

“我們的 36G 子系統(tǒng)驗(yàn)證了新一代高密度、低功耗芯片 let 連接，并為 64G UCIe 及更高性能鋪平了道路——這對(duì)于 AI 和高基數(shù)網(wǎng)絡(luò)應(yīng)用至關(guān)重要，”Alphawave Semi 定制硅和 IP 業(yè)務(wù)高級(jí)副總裁兼總經(jīng)理 Mohit Gupta 表示。

UCIe IP 子系統(tǒng)提供 36G 性能，具有 11.8 Tbps/mm 帶寬密度，超低功耗和延遲，以及高級(jí)功能，如每通道實(shí)時(shí)健康監(jiān)測(cè)和全面的可測(cè)試性。符合 UCIe 2.0 標(biāo)準(zhǔn)，該子系統(tǒng)支持多種協(xié)議，包括 PCIe、CXL、AXI、CHI 等，使用 Alphawave Semi 高度可配置和高效的 D2D 控制器。

Alphawave Semi 正在推進(jìn)關(guān)鍵生態(tài)系統(tǒng)合作，以實(shí)現(xiàn)突破性技術(shù)，利用基于 D2D 的開(kāi)芯片互操作性，為行業(yè)推動(dòng)更廣泛的 AI 連接平臺(tái)。

“我們與 Alphawave Semi 的最新合作突顯了我們共同致力于通過(guò)充分利用臺(tái)積電先進(jìn)工藝和封裝技術(shù)的性能與能效優(yōu)勢(shì)，推動(dòng)高性能計(jì)算發(fā)展的承諾，”臺(tái)積電先進(jìn)技術(shù)業(yè)務(wù)發(fā)展總監(jiān) Yuan Lipen 表示?！斑@一里程碑展示了與我們的開(kāi)放創(chuàng)新平臺(tái)?（OIP）合作伙伴如 Alphawave Semi 緊密合作，能夠快速交付先進(jìn)接口 IP 和定制硅解決方案，以滿足人工智能和云基礎(chǔ)設(shè)施日益增長(zhǎng)的需求?！?/span>

Alphawave Semi 正在執(zhí)行其下一代 UCIe 的交付計(jì)劃，支持 64G UCIe，賦能人工智能和 HPC 客戶在快速發(fā)展的芯片驅(qū)動(dòng)領(lǐng)域保持領(lǐng)先。