臺(tái)積電在阿姆斯特丹舉行的歐洲技術(shù)研討會(huì)上重申了其對(duì)下一代高數(shù)值孔徑 EUV 光刻工具的長(zhǎng)期立場(chǎng)。該公司的下一代工藝技術(shù)不需要這些最高端的光刻系統(tǒng)，包括 A16（1.6 納米級(jí)）和 A14（1.4 納米級(jí)）工藝技術(shù)。為此，TSMC 不會(huì)為這些節(jié)點(diǎn)采用 High-NA EUV 工具。

“當(dāng)臺(tái)積電使用 High-NA 時(shí)，人們似乎總是很感興趣，我認(rèn)為我們的答案非常簡(jiǎn)單，”副聯(lián)席首席運(yùn)營(yíng)官兼業(yè)務(wù)發(fā)展和全球銷(xiāo)售高級(jí)副總裁 Kevin Zhang 在活動(dòng)中說(shuō)?！懊慨?dāng)我們看到 High-NA 將提供有意義、可衡量的好處時(shí)，我們就會(huì)這樣做。對(duì)于 A14，我之前談到的增強(qiáng)在不使用 High-NA 的情況下非常顯著。因此，我們的技術(shù)團(tuán)隊(duì)繼續(xù)尋找一種方法來(lái)延長(zhǎng)當(dāng)前 EUV 的使用壽命，同時(shí)獲得擴(kuò)展優(yōu)勢(shì)。

臺(tái)積電的 A14 工藝依賴(lài)于該公司的第二代納米片柵極全環(huán)繞晶體管，以及新的標(biāo)準(zhǔn)單元架構(gòu)。據(jù)臺(tái)積電稱(chēng)，A14 在相同的功率和復(fù)雜性下提供高達(dá) 15% 的性能提升，或者在相同頻率下降低 25% 至 30% 的功耗。在晶體管密度方面，A14 在混合邏輯/SRAM/模擬配置方面比 N2 提高了 20%，在純邏輯方面提高了 23%。

這種性能、功率和晶體管密度的增加代表了所謂的“全節(jié)點(diǎn)優(yōu)勢(shì)”，然而，臺(tái)積電不需要下一代高數(shù)值孔徑 EUV 光刻工具，即可在其 A16 和 A14 工藝技術(shù)上生產(chǎn)具有可預(yù)測(cè)良率和所需性能和功率特性的芯片。應(yīng)該記住，臺(tái)積電的 A16 本質(zhì)上是 N2P，具有超級(jí)電源軌 （SPR） 背面供電網(wǎng)絡(luò)。由于臺(tái)積電不需要用于 N2 和 N2P 的高數(shù)值孔徑 EUV 工具，因此 A16 也不需要它們。相比之下，A14 是一個(gè)全新的節(jié)點(diǎn)，將在 2028 年用于量產(chǎn)，因此臺(tái)積電不需要 High-NA 這一事實(shí)是相當(dāng)了不起的。

當(dāng)被問(wèn)及 A14 是否嚴(yán)重依賴(lài)多重圖形化時(shí)，張先生回答說(shuō)他無(wú)法就具體細(xì)節(jié)發(fā)表評(píng)論，但表示臺(tái)積電的技術(shù)團(tuán)隊(duì)已經(jīng)找到了一種在 1.4nm 節(jié)點(diǎn)上生產(chǎn)芯片的方法，而無(wú)需使用高數(shù)值孔徑 EUV 工具，與低數(shù)值孔徑 EUV 系統(tǒng)的 13.5nm 分辨率相比，該工具可提供 8nm 分辨率。

“這是我們技術(shù)團(tuán)隊(duì)的一項(xiàng)偉大創(chuàng)新，”Zhang 說(shuō)?！爸灰麄兝^續(xù)找到方法，顯然，我們就不必使用 High-NA EUV。最終，我們將在某個(gè)時(shí)候使用它。因此，我們需要找到一個(gè)正確的攔截點(diǎn)，提供最大的收益，最大的投資回報(bào)。

值得注意的是，臺(tái)積電的 A14 將在 2029 年被具有 SPR 背面供電的 A14 取代，而且代工廠似乎也不會(huì)在這次迭代中需要高 NA EUV 工具。為此，與英特爾不同，英特爾將在 2027 年至 2028 年開(kāi)始使用采用其 14A 制造技術(shù)的下一代 EUV 光刻機(jī)來(lái)減少 EUV 曝光（閱讀：多重圖形化）和工藝步驟的數(shù)量，臺(tái)積電至少在 2030 年之前，甚至可能更晚，都沒(méi)有計(jì)劃使用 High-NA EUV 進(jìn)行大規(guī)模生產(chǎn)。