芯片設計 文章 進入芯片設計技術社區(qū)
Questa One軟件使用AI驗證復雜的芯片設計
- 該套件由四個工具組成，旨在使用 AI 驅動的自動化來提高 IC 設計的生產力，以加速驗證。據西門子 EDA 數字驗證技術副總裁兼總經理 Abhi Kolpekwar 稱，ASIC 和 FPGA 設計的復雜性增加意味著首次流片成功率分別低至 14% 和 13%。更快的模擬器或發(fā)動機不足以減少流程和工作量以提高生產力，他繼續(xù)介紹該套件。該套件支持從 IP 到 SoC 系統(tǒng)的大型復雜設計，旨在擴展高級 3D-IC、基于小芯片的設計和軟件定義架構。該公司表示，第一個工具 Questa One 將覆蓋率與
- 關鍵字： Questa One AI 驗證 芯片設計
“資本創(chuàng)新、擁抱AI和自開架構”是芯片設計業(yè)實現(xiàn)新舊動能轉換的三大產業(yè)生態(tài)機會（一）
- 在經過23年和24年連續(xù)兩年去庫存和恢復調整之后，2025年對于國內集成電路設計產業(yè)來講，是迎接挑戰(zhàn)去實現(xiàn)新舊動能轉換的一年。DeepSeek等人工智能（AI）技術演進推動智能化普及帶來了諸多巨大的機會，它們正逐漸在越來越多的消費市場和垂直行業(yè)市場上顯現(xiàn)；全面國產化加速與川普上臺后更加復雜的地緣政治環(huán)境相互交融，也使集成電路這個需要全球市場的行業(yè)必須重新尋找做強的路徑，同時去擺脫殘酷的內卷；因此，關注產業(yè)生態(tài)中的不確定因素和一些新的變革，是芯片設計企業(yè)在2025年及以后求得更好發(fā)展的關鍵。觸發(fā)北京華興萬邦
- 關鍵字： 芯片設計
新思科技推出AI Agent新技術，用于芯片設計
- 據報道，3月19日，新思科技發(fā)布革命性技術AgentEngineer，標志著芯片設計正式邁入人工智能協(xié)同新時代。這項創(chuàng)新技術將工程師從繁復的晶體管排列工作中解放，轉而由AI系統(tǒng)接管從單個芯片到超大規(guī)模服務器系統(tǒng)的全流程設計。據介紹，在短期內，該公司將專注于人工智能Agents，讓人類工程師可以對其下達指令。AgentEngineer技術采用分級賦能策略。初期階段，AI代理將作為人類工程師的智能助手，執(zhí)行電路設計驗證等專項任務。長遠規(guī)劃則更具顛覆性——AI將統(tǒng)籌管理包含數千個異構芯片和組件的復雜系統(tǒng)，自動協(xié)
- 關鍵字： 新思科技 AI Agent 芯片設計
SmartDV完備的VIP助您實現(xiàn)又快又好的芯片設計！
- 隨著現(xiàn)代芯片的復雜性不斷提高，驗證成為芯片設計過程中最耗時和費力的部分，許多芯片設計項目通常要耗費大約60%-80%的項目資源用于驗證，并且還成為了整個設計過程中的瓶頸，能否順利完成驗證成為了決定芯片上市時間（TTM）和項目整體成本的關鍵。正是因為這樣的復雜性和重要性，采用驗證IP（VIP）等工具，并與值得信賴的IP伙伴合作是回報最高的途徑，這將幫助芯片設計師解決過程中遇到的問題。專業(yè)的驗證IP可以顯著地增加驗證覆蓋范圍，可提前探知極端情況，并可顯著地減少設置仿真系統(tǒng)所需的總體工作量（例如，創(chuàng)建模擬刺激）
- 關鍵字： SmartDV 芯片設計 驗證IP
北大 "鉍基芯片" 橫空出世：硅時代，再見！
- 北京大學正大步邁入后硅時代與埃米級（?ngstr?m）半導體領域。該校研究團隊近日在《自然》雜志發(fā)表論文，宣布成功研制全球首顆二維低功耗全環(huán)繞柵場效應晶體管（GAAFET），這項由彭海林教授、邱晨光教授領銜的跨學科成果，被團隊成員稱為 "里程碑式突破"。 彭海琳團隊合影（右一為彭海琳）技術核心：從 "硅基捷徑" 到 "二維換道"北大團隊制備出論文所述的 "晶圓級多層堆疊單晶二維全環(huán)繞柵結構"。何為二維環(huán)柵晶體管？顧名
- 關鍵字： 北京大學 GAAFET 全環(huán)繞柵場效應晶體管 芯片設計
chiplet在UCIe 2.0標準仍具挑戰(zhàn)
- 即插即用的Chiplet是人們追求的目標，但UCIe 2.0是否讓我們離這一目標的實現(xiàn)更近了呢？問題在于，當前推動該標準的因素并非是即插即用所要求的那種互操作性。UCIe 2.0于2024年8月發(fā)布，它宣稱具有更高的帶寬密度和提升的電源效率，同時還具備支持3D封裝、易于管理的系統(tǒng)架構等新特性。推動這一標準的是行業(yè)內的關鍵領導者，包括日月光、阿里巴巴、AMD、Arm、谷歌云、英特爾、Meta、微軟、英偉達、高通、三星電子和臺積電等公司。然而，前沿領域所需的標準可能與市場其他部分的需求不同。YorChip公司
- 關鍵字： Chiplet UCIe2.0 封裝 芯片設計
智能化加速標準和協(xié)議的更新，并推動驗證IP（VIP）在芯片設計中的更廣泛應用
- 隨著AI技術向邊緣和端側設備廣泛滲透，芯片設計師不僅需要考慮在其設計中引入加速器，也在考慮采用速度更快和帶寬更高的總線和接口來傳送數據。在2025年初于拉斯維加斯舉行的消費電子展（CES）上，相關行業(yè)組織宣布了兩項顯示接口技術的重大進展，即HDMI 2.2和DisplayPort 2.1b；此外，加上去年下半年剛剛推出的藍牙6.0和Wi-Fi 7等協(xié)議，讓許多無晶圓廠半導體公司忙于將這些標準和協(xié)議集成到他們的芯片中。針對這些新發(fā)布的標準和協(xié)議，以及他們相對更早的版本，驗證IP（VIP）已被證明是一種能夠更
- 關鍵字： 驗證IP 芯片設計 SmartDV 智權
芯片設計僅靠 AI 還不夠，可能需要經典搜索和機器學習結合
- 自1971 年費德里科·法金 （Federico Faggin） 完成第一個商用微處理器 Intel 4004 的草圖以來，芯片設計已經取得了長足的進步，當時他只用了直尺和彩色鉛筆。今天的設計人員可以使用大量的軟件工具來規(guī)劃和測試新的集成電路。但是，隨著芯片變得越來越復雜（有些芯片包含數千億個晶體管），設計人員必須解決的問題也越來越復雜。而這些工具并不總是能勝任這項任務?，F(xiàn)代芯片工程是一個由九個階段組成的迭代過程，從系統(tǒng)規(guī)范到封裝。每個階段都有多個子階段，每個子階段可能需要數周到數月的時間，具體取決于問題
- 關鍵字： 芯片設計 AI 經典搜索 機器學習
Follow the Money：淺析2024年上半年最賺錢的十家國內芯片設計上市公司
- 數智化或者智能網聯(lián)給國內芯片行業(yè)帶來了新的機會，同時一些市場也開始回暖，從而推動了芯片設計業(yè)凈利潤十強在上半年實現(xiàn)了營收和凈利潤增長。但是規(guī)模做大和生態(tài)做強仍然是急迫的任務，而且更嚴格的上市規(guī)則和不易的兼并收購，促使芯片設計業(yè)要加速從cooperation轉型到eco-operation。
- 關鍵字： 芯片設計
芯片設計介紹
從芯片設計一次性成功和設計工具展開講述，設計過程包括：前端設計、后端設計和設計驗證。下面將開始講述芯片設計概述。
由于成本提高和產品周期縮短，芯片開發(fā)者正致力于芯片設計的一次性成功。在芯片的設計過程中，制造商正在使用一些方法幫助設計者理解和實現(xiàn)面向制造(DFM)的設計技術。他們具備芯片效果、工藝細節(jié)、制造成本方面的知識，能夠給設計者提供指導，幫助設計者提高產量并降低芯片成本。
芯片 [ 查看詳細 ]
芯片設計相關帖子
芯片設計資料下載
芯片設計專欄文章
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473