DSP處理器陣列模塊中DSP2和DSP3是用來實(shí)現(xiàn)圖像處理中的主要算法。DSP2和DSP3分別用鏈路口與DSP1連接，接收由DSP1傳送來的數(shù)據(jù)，DSP2和DSP3也分別用鏈路口連接DSP4，通過鏈路口將處理的數(shù)據(jù)傳送給DSP4，進(jìn)行下一步處理和數(shù)據(jù)整理。另外，DSP2和DSP3也直接采用鏈路口連接，實(shí)現(xiàn)DSP2和DSP3之間的通道，從而可以方便地將DSP2和DSP3配置成流水線或并行處理模式。

　　DSP處理器陣列模塊中DSP4接收DSP2和DSP3發(fā)送來的數(shù)據(jù)，進(jìn)行進(jìn)一步處理后，將最后處理的數(shù)據(jù)通過數(shù)據(jù)總線發(fā)送到雙端口RAM，通過PCI接口芯片PCI9054，將數(shù)據(jù)發(fā)送給PC機(jī)。該雙端口RAM采用3片IDT70LV27(32K x 16-Bit)，組成96K x 16-Bit方式，保證一次寫完一幀(320×240個象素，每個象素兩個字節(jié))，當(dāng)DSP4寫滿一幀圖像數(shù)據(jù)后，向PC機(jī)產(chǎn)生中斷，請求PC機(jī)將數(shù)據(jù)讀走，當(dāng)PC機(jī)讀取完一幀圖像數(shù)據(jù)后，應(yīng)提供相應(yīng)的應(yīng)答，允許DSP4刷新雙口RAM。DSP陣列機(jī)互連電路如圖1所示，DSP4與雙口RAM的連接如圖4所示。DSP4接3片雙口RAM，與PCI9054形成接口。DSP4的FLAG0作為通過PCI9054輸出的視頻傳輸握手信號。

　　ADSP-TS201S陣列機(jī)采用鏈路口互連方式，在主要的數(shù)據(jù)傳輸方向設(shè)置了數(shù)據(jù)傳輸啟動FLAG信號到接收方的IRQ產(chǎn)生中斷，以便更好的實(shí)現(xiàn)時序的匹配。

　　DSP1引入了工作/關(guān)閉選擇(FLAG1輸入)，數(shù)據(jù)模式(數(shù)字/模擬)選擇由DATA14引腳讀入，可以在一幀數(shù)據(jù)開始輸入時，讀入一次數(shù)據(jù)選擇模式，此后就可以不再處理了。

 

　　圖4 DSP4與雙口RAM接口

　　·PCI接口模塊

　　PCI接口采用PLX公司的PCI9054接口芯片，32位，33MHZ數(shù)據(jù)總線。RAM1,2,3三片雙口RAM(IDT70LV27)作DSP4數(shù)據(jù)輸出緩存。由PCI9054讀入到PC機(jī)。在雙口RAM內(nèi)，相當(dāng)于右半邊接口，PCI9054其電路連接如圖5所示。PCI9054對應(yīng)著PCI槽的信號，按PCI槽名稱對應(yīng)連接,加載EEPROM選用93CS66。 將LD0～LD3引入到FPGA內(nèi)，可以單次I/O寫方式，輸出4位狀態(tài)，作主機(jī)控制。開、關(guān)機(jī)，數(shù)字視頻/模擬視頻選擇以A16～17的譯碼之一作地址選擇。FPGA讀入后，譯碼成控制信號輸出。

 

　　圖5 PCI9054與雙口RAM,FPGA連接

　　結(jié)語

　　基于ADSP-TS201S的圖像采集處理系統(tǒng)能夠完成圖像的高速處理，實(shí)現(xiàn)圖像的實(shí)時顯示，目標(biāo)跟蹤。在實(shí)際應(yīng)用中該系統(tǒng)工作穩(wěn)定，達(dá)到預(yù)想效果。