中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁(yè) > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

        可以將第三方的IP(來自VHDL或Verilog)吸納到NI Fl

        作者: 時(shí)間:2012-03-21 來源:網(wǎng)絡(luò) 收藏

        如果適配器模塊是由NI公司開發(fā)的,那么不需要任何或其他硬件描述語(yǔ)言的經(jīng)驗(yàn)。所有的FPGA編程均通過NI LabVIEW FPGA模塊和NI-RIO驅(qū)動(dòng)程序軟件以圖形化的方式完成。如果該適配器模塊是由第三方開發(fā)的,則或許提供定制的LabVIEW FPGA I/O節(jié)點(diǎn)。若存在一個(gè)帶有套接字的CL節(jié)點(diǎn),用戶的體驗(yàn)可能會(huì)與NI提供的解決方案相似。對(duì)于定制設(shè)計(jì)的適配器模塊,設(shè)計(jì)工程師將需要利用和XML文件創(chuàng)建一個(gè)帶有套接字的CL節(jié)點(diǎn),以便在LabVIEW FPGA項(xiàng)目中正確表示定制的I/O。

        本文引用地址:http://www.antipu.com.cn/article/194265.htm

        00.gif

        NI 中的FPGA利用CL節(jié)點(diǎn),集成了第三方的IP核并與適配器模塊進(jìn)行通信

        多年前工程師們就已經(jīng)能夠?qū)DL代碼植入LabVIEW框圖,以運(yùn)行與其LabVIEW代碼相適應(yīng)的既有IP。但是,從LabVIEW 8.6 FPGA模塊開始,CLIP技術(shù)支持工程師們引入第三方的IP并與LabVIEW框圖并行執(zhí)行。這樣,第三方IP核可與NI 結(jié)合使用。

        采用FPGA技術(shù)有哪些技術(shù)優(yōu)勢(shì)?

        下面列舉了FPGA技術(shù)的五大技術(shù)優(yōu)勢(shì)。

        高性能

        上市時(shí)間短

        低成本

        高可靠性



        關(guān)鍵詞: FlexRIO Verilog VHDL IP

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉