中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> dds+pll

        基于DDS的多路任意波形發(fā)生器的設(shè)計與實現(xiàn)

        • 摘要:本文采用單片機控制DDS專用芯片(AD9854)設(shè)計了信號發(fā)生器。以AD9854芯片為核心,詳細分析了該信號發(fā)生器的系統(tǒng)結(jié)構(gòu)、軟硬件設(shè)計和具體電路實現(xiàn),并介紹了使用單片機STC12LE5A56S2對AD9854的控制方法。信號發(fā)生
        • 關(guān)鍵字: 信號發(fā)生器  DDS  AD9854  上位機  串口通信  

        基于Verilog的多路相干DDS信號源設(shè)計

        • 摘要:傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現(xiàn)。該技術(shù)實現(xiàn)復(fù)雜,且在要求各路同步相干可控時難以實現(xiàn)。本文在介紹了DDS原理的基礎(chǔ)上,給出了用Verilog_HDL語言實現(xiàn)相干多路DDS的工作原理、設(shè)
        • 關(guān)鍵字: DDS  現(xiàn)場可編程門陣列(FPGA)  相位累加器  Verilog_HDL  

        如何為你的定時應(yīng)用選擇合適的基于PLL的振蕩器

        • 十幾年前,頻率控制行業(yè)推出了基于鎖相環(huán)(PLL)的振蕩器,這是一項開拓性創(chuàng)新技術(shù),采用了傳統(tǒng)晶體振蕩器(XO)所沒有的多項特性。憑借內(nèi)部時鐘合成器IC技術(shù),基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了
        • 關(guān)鍵字: 鎖相環(huán)  PLL  振蕩器  抖動  相位噪聲  

        一種射頻信號干擾器的設(shè)計

        • 摘要:為了測試電子設(shè)備的抗干擾能力,設(shè)計了一種射頻信號干擾器,可用于產(chǎn)生406 0~406.1 MHz范圍內(nèi)的隨機干擾、點頻干擾和掃頻干擾信號。設(shè)計采用了直接數(shù)字頻率合成(DDS)技術(shù),通過單片機對DDS芯片的控制,可靈活
        • 關(guān)鍵字: 干擾器  隨機干擾  點頻干擾  掃頻干擾  DDS  

        基于ADIsimPLL 3.1的鎖相環(huán)環(huán)路濾波器設(shè)計

        • 對鎖相環(huán)環(huán)路濾波器進行簡單分析,對ADIsimPLL 3.1模擬軟件的功能特點做了簡要介紹,并利用仿真軟件對一款頻率合成器的環(huán)路濾波器進行仿真設(shè)計,結(jié)果表明該軟件在設(shè)計應(yīng)用中方便快捷,能夠幫助設(shè)計出滿足指標要求且性能穩(wěn)定的環(huán)路濾波器。
        • 關(guān)鍵字: 環(huán)路帶寬  PLL  環(huán)路濾波器  壓控靈敏度  

        基于DDS技術(shù)的波形設(shè)計

        • 針對數(shù)字基帶信號的特點和通信系統(tǒng)對信號傳輸?shù)囊?,利用DDS數(shù)字頻率合成技術(shù)進行波形設(shè)計。采用了ADI公司的AD9958芯片為核心設(shè)計實現(xiàn)了全數(shù)字頻率合成器,構(gòu)建了具備FSK調(diào)制,PSK調(diào)制及線性掃描功能的全數(shù)字通信系統(tǒng)。詳細介紹了該通信系統(tǒng)的主要構(gòu)成和實現(xiàn)全數(shù)字波形設(shè)計的軟件控制方式,使其具備多種信號形式,較寬的工作頻帶、根據(jù)工作需要隨時變換波形的功能。該系統(tǒng)具有可重復(fù)編程和動態(tài)重構(gòu)的優(yōu)點,使其易于修改,靈活可控,可適用于通信工程實踐中。
        • 關(guān)鍵字: DDS  波形設(shè)計  FSK  PSK  線性掃描調(diào)制  AD9958  

        基于ARM與DDS的高精度正弦信號發(fā)生器設(shè)計

        • 隨著電子技術(shù)的不斷發(fā)展與進步,現(xiàn)代的電子測量、通信系統(tǒng)越來越需要有高精度和靈活的正弦信號源進行測量和調(diào)試。為了滿足外場試驗對便攜式信號發(fā)生器的需要,利用直接數(shù)字合成技術(shù),通過ARM芯片STM32實現(xiàn)對DDS芯片ML2035的控制,產(chǎn)生從0~25 kHz的正弦信號。結(jié)論表明,使用ARM和ML2035構(gòu)成的正弦信號源的頻率具有精度高的特點,設(shè)計方法對于特定場合的應(yīng)用具有借鑒意義。
        • 關(guān)鍵字: 正弦信號源  STM32  DDS  ML2035  

        鎖相環(huán)無法鎖定,就該這樣處理

        •   在嘗試將鎖相環(huán)(PLL)鎖定時,你是否碰到過麻煩?草率的判斷會延長調(diào)試過程,調(diào)試過程變得更加單調(diào)乏味。根據(jù)以下驗證通行與建立鎖定的程序,調(diào)試過程可以變得非常簡單。   第1步:驗證通信   第一步是驗證PLL響應(yīng)編程的能力。如果PLL沒有鎖定,無法讀回,則嘗試發(fā)送需要最小量硬件命令工作的軟件命令。一種方法是通過軟件(而非引腳)調(diào)節(jié)PLL的通電斷電尋找引腳的可預(yù)測電流變化或偏置電壓電平變化。許多PLL在其輸入(OSCin)引腳的電平在通電時為Vcc/2,在斷電時為0V。   如果PLL集成了壓控振
        • 關(guān)鍵字: 鎖相環(huán)  PLL  

        基于實驗系統(tǒng)采用電路可動態(tài)重組的設(shè)計方案

        • 0 引言“ 數(shù)字電路與邏輯設(shè)計”、“ 可編程邏輯器件與應(yīng)用”、“單片機原理與應(yīng)用”是電子類相關(guān)專業(yè)的重要專業(yè)課程,在電工電
        • 關(guān)鍵字: DDS  PLD  單片機  

        實驗挑戰(zhàn):利用MSP430制作一個DDS

        •   電路圖也可見:        連線說明:   MCU-1602(1602可以用4根數(shù)據(jù)線,傳2次數(shù)據(jù),編程稍微復(fù)雜點)   -----------   PC0-RS   PC1-RW   PC2-E   PC4-D4   PC5-D5   PC6-D6   PC7-D7   MCU-Key   --------------   PD0-DOWN   PD1-LEFT   PD2-START   PD3-RIGHT   PD4-UP   PD5-HS
        • 關(guān)鍵字: MSP430  DDS  

        【E問】鎖相環(huán)的組成和工作原理介紹

        •   1.鎖相環(huán)的基本組成   許多電子設(shè)備要正常工作,通常需要外部的輸入信號與內(nèi)部的振蕩信號同步,利用鎖相環(huán)路就可以實現(xiàn)這個目的。   鎖相環(huán)路是一種反饋控制電路,簡稱鎖相環(huán)(PLL)。鎖相環(huán)的特點是:利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位。   因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤,所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中,當輸出信號的頻率與輸入信號的頻率相等時,輸出電壓與輸入電壓保持固定的相位差值,即輸出電壓與輸入電壓的相位被鎖住,這就是鎖相環(huán)名稱的由
        • 關(guān)鍵字: 鎖相環(huán)  PLL  

        使用具有精密相位控制的超寬帶PLL/VCO替代YIG調(diào)諧振蕩器硅片

        •   RF和微波儀器(比如信號和網(wǎng)絡(luò)分析儀)需使用寬帶掃頻信號來進行大多數(shù)基本測量。 但寬帶壓控振蕩器(VCO)通常會因最大限度擴大調(diào)諧范圍所需的低Q和高KVCO(VCO的調(diào)諧靈敏度,單位:MHz/V)而具有最糟糕的相位噪聲。 釔鐵石榴石(YIG)調(diào)諧振蕩器憑借良好的寬帶相位噪聲性能和一個倍頻程頻率調(diào)諧范圍巧妙地解決了該問題,但體積可能較大且費用昂貴,并且它的調(diào)諧電流可以達到數(shù)百mA。當然,該振蕩器仍需外部鎖相環(huán)(PLL)來閉合環(huán)路以及壓控電流源來提供調(diào)諧電流?! IG晶體球類似具有高
        • 關(guān)鍵字: PLL  VCO  

        用于高頻接收器和發(fā)射器的鎖相環(huán)-第一部分

        •   第一部分將重點介紹有關(guān)PLL的基本概念,同時描述基本PLL架構(gòu)和工作原理,另外,我們還將舉例說明PLL在通信系統(tǒng)中的用途。最后,我們將展示一種運用ADF4111頻率合成器和VCO190-902T電壓控制振蕩器的實用PLL電路。  在第二部分中,我們將詳細考察與PLL相關(guān)的關(guān)鍵技術(shù)規(guī)格:相位噪聲、參考雜散和輸出漏電流。導(dǎo)致這些因素的原因是什么,如何將其影響降至最低?它們對系統(tǒng)性能有何影響?  最后一部分將詳細描述構(gòu)成PLL頻率合成器的各個模塊以及ADI頻率合成器的架構(gòu)。同時還將簡要總結(jié)目前市場上有售的頻
        • 關(guān)鍵字: PLL  發(fā)射器  

        基于RFFC2071的變頻器設(shè)計

        •   ?目的  結(jié)合 RFMD公司最新的高集成度 ,高線性 IC RFFC2071(包括寬帶 VCO, PLL和淚頻器)以及其他各類器件產(chǎn)品,為客戶提供最優(yōu)設(shè)計方案,縮短研發(fā)周期,以便能更好的服務(wù)客戶?! ?應(yīng)用范圍  主要應(yīng)用于通信市場中各頻段室內(nèi)、室外覆蓋用直放站及其它頻率變換應(yīng)用等?! ?優(yōu)勢  具有低功耗 , 小體積 ,應(yīng)用簡單的特點 , 具有良好的性能指標 , 包括線性
        • 關(guān)鍵字: VCO  PLL  

        ADI公司集成VCO的PLL頻率合成器改善基站性能和無線服務(wù)質(zhì)量

        •   Analog Devices, Inc.,全球領(lǐng)先的高性能信號處理解決方案供應(yīng)商,最近推出一款集成壓控振蕩器(VCO)的鎖相環(huán)(PLL)頻率合成器ADF4355,移動網(wǎng)絡(luò)運營商利用它可改善蜂窩基站性能和無線服務(wù)質(zhì)量。 集成VCO的新款PLL頻率合成器ADF4355的工作頻率可高達6.8 GHz,對于業(yè)界當前的載波頻率,如此高的頻帶可提供相當大的裕量。 設(shè)計用于蜂窩基站時,無線服務(wù)提供商可利用這款新型PLL頻率合成器的高工作頻率和低VCO相位噪聲來提高呼
        • 關(guān)鍵字: ADI  PLL  
        共391條 5/27 |‹ « 3 4 5 6 7 8 9 10 11 12 » ›|

        dds+pll介紹

        您好,目前還沒有人創(chuàng)建詞條dds+pll!
        歡迎您創(chuàng)建該詞條,闡述對dds+pll的理解,并與今后在此搜索dds+pll的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473