dds+pll 文章 進(jìn)入dds+pll技術(shù)社區(qū)
基于DDS+PLL的跳頻信號源的設(shè)計(jì)
- 航空通信設(shè)備包括短波通信、超短波通信設(shè)備，短波、超短波通信設(shè)備又分為常規(guī)通信方式和跳頻通信方式，跳頻通信因具有抗干擾性強(qiáng)、抗偵測能力好、頻譜利用率高和易于實(shí)現(xiàn)碼分多址等優(yōu)點(diǎn)被稱為無線電通信的“殺手
- 關(guān)鍵字： 設(shè)計(jì) 信號源 PLL DDS 基于
DDS相關(guān)任意波形發(fā)生器的實(shí)現(xiàn)方案
- 任意波形發(fā)生器( Arbit rary Waveform Generato r,AWG) 是一種多波型的信號發(fā)生器，它不僅能產(chǎn)生正弦波、指數(shù)波等常規(guī)波形，也可以表現(xiàn)出載波調(diào)制的多樣化，如：產(chǎn)生調(diào)頻、調(diào)幅、調(diào)相和脈沖調(diào)制等。更可以通過計(jì)算機(jī)
- 關(guān)鍵字： DDS 任意波形發(fā)生器 實(shí)現(xiàn)方案
基于DSP、DDS和ARM雷達(dá)中頻信號模擬器研究
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： DSP DDS ARM 雷達(dá)中頻信號 模擬器
基于DSP內(nèi)嵌PLL中的CMOS壓控環(huán)形振蕩器設(shè)計(jì)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字： PLL DSP CMOS 環(huán)形振蕩器
基于流水線結(jié)構(gòu)的DDS多功能信號發(fā)生器設(shè)計(jì)
- 摘要：在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計(jì)過程中，選擇芯片的運(yùn)行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運(yùn)算要求看，系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?；诖?，介紹了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累
- 關(guān)鍵字： DDS 流水線結(jié)構(gòu) 多功能 信號發(fā)生器
PLL電路設(shè)計(jì)原理
- 在通信機(jī)等所使用的振蕩電路，其所要求的頻率范圍要廣，且頻率的穩(wěn)定度要高。
無論多好的LC振蕩電路，其頻率的穩(wěn)定度，都無法與晶體振蕩電路比較。但是，晶體振蕩器除了可以使用數(shù)字電路分頻以外，其頻率幾乎無法 - 關(guān)鍵字： PLL 電路設(shè)計(jì) 原理
基于FPGA和DDS的數(shù)控信號源的設(shè)計(jì)與實(shí)現(xiàn)
- 摘要 以FPGA為核心，根據(jù)DDS原理設(shè)計(jì)數(shù)控信號源，采用VHDL語言實(shí)現(xiàn)各功能模塊。該信號源可輸出正弦渡、方波和三角波，輸出信號的頻率以數(shù)控方式調(diào)節(jié)，幅度連續(xù)可調(diào)。與傳統(tǒng)信號源相比，該信號源具有波形質(zhì)量好、精度
- 關(guān)鍵字： 設(shè)計(jì) 實(shí)現(xiàn) 信號源 數(shù)控 FPGA DDS 基于
DDS函數(shù)信號發(fā)生器的優(yōu)點(diǎn)
- 在電子行業(yè)的基礎(chǔ)設(shè)施和制造等領(lǐng)域，函數(shù)發(fā)生器都是有效的通用儀器。它可以生成不同頻率和幅度的大量信號，用來評估新電路的運(yùn)行情況，代替時(shí)鐘信號，對新產(chǎn)品進(jìn)行制造測試，及用于許多其它用途。自第一部正弦波發(fā)生
- 關(guān)鍵字： DDS 函數(shù)信號發(fā)生器
基于DDS的多通道信號源設(shè)計(jì)
- 摘要：為滿足航空電子、雷達(dá)設(shè)備和通信系統(tǒng)等領(lǐng)域相對低相位噪聲、穩(wěn)定工作、高分辨率、快頻率轉(zhuǎn)換以及低功耗的通用信號源的需求，提出了一種采用高性能控制器C8051F020控制AD9959頻率合成芯片的設(shè)計(jì)方法和軟件設(shè)計(jì)流
- 關(guān)鍵字： 設(shè)計(jì) 信號源 通道 DDS 基于
dds+pll介紹
您好，目前還沒有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473