verilog_hdl 文章 進入verilog_hdl技術社區(qū)
基于Verilog的多路相干DDS信號源設計
- 摘要：傳統(tǒng)的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現(xiàn)。該技術實現(xiàn)復雜，且在要求各路同步相干可控時難以實現(xiàn)。本文在介紹了DDS原理的基礎上，給出了用Verilog_HDL語言實現(xiàn)相干多路DDS的工作原理、設
- 關鍵字： DDS 現(xiàn)場可編程門陣列(FPGA) 相位累加器 Verilog_HDL
| 共1條 1/1 1 |
verilog_hdl介紹
您好，目前還沒有人創(chuàng)建詞條verilog_hdl!
歡迎您創(chuàng)建該詞條，闡述對verilog_hdl的理解，并與今后在此搜索verilog_hdl的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對verilog_hdl的理解，并與今后在此搜索verilog_hdl的朋友們分享。 創(chuàng)建詞條
verilog_hdl視頻
相關主題
熱門主題
關于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473