圖2 地面單元測(cè)試儀框圖

　　系統(tǒng)實(shí)現(xiàn)

　　信息處理機(jī)的系統(tǒng)工作流程見圖3，具體包括：

　　(1)上電復(fù)位及初始化

　　上電后，FPGA和ARM同時(shí)復(fù)位，進(jìn)行初始化過程，其中FPGA初始化中， FPGA內(nèi)部寄存器和邏輯狀態(tài)的初始值、內(nèi)部緩沖區(qū)數(shù)據(jù)清零依靠復(fù)位信號(hào)來完成，其中的“FPGA參數(shù)設(shè)定”由監(jiān)控程序負(fù)責(zé)執(zhí)行或由FPGA使用缺省參數(shù)完成。

　　如果上電或復(fù)位時(shí)出現(xiàn)問題，F(xiàn)PGA使用缺省參數(shù)自動(dòng)初始化所有參數(shù)并自動(dòng)進(jìn)行后續(xù)工作。

　　(2)20ms緩沖區(qū)切換信號(hào)同步

　　完成初始化后，F(xiàn)PGA內(nèi)部的“20ms緩沖區(qū)切換信號(hào)”生成邏輯，自動(dòng)執(zhí)行和“1.28M同步輸入串口”的同步過程，同步過程中不向外發(fā)送任何數(shù)據(jù)，一旦同步后，會(huì)給出同步鎖定信號(hào)Sync Locked=“1”，所有通道的數(shù)據(jù)采集工作均開始，進(jìn)入遙測(cè)信息接收過程。

　　(3)遙測(cè)信息接收

　　通道的數(shù)據(jù)采集都以FPGA內(nèi)部產(chǎn)生的“20ms緩沖區(qū)切換信號(hào)SwitchBuf”為20ms周期標(biāo)志進(jìn)行緩沖區(qū)的切換(雙端口)，分別為A,B兩個(gè)緩沖區(qū)。

　　1.28M通道在20ms內(nèi)應(yīng)完成32x100=3200 Bytes的數(shù)據(jù)接收。并根據(jù)字計(jì)數(shù)器反轉(zhuǎn)當(dāng)前的SwitchBuf信號(hào)。

　　4M 1553B通道應(yīng)由ARM完成4M 1553B總線遙測(cè)數(shù)據(jù)的接收、過濾、打包，形成20ms內(nèi)約1500 Bytes的遙測(cè)數(shù)據(jù)包填入分配給它的包緩沖區(qū)，由FPGA自動(dòng)生成對(duì)應(yīng)的包長(zhǎng)度信息放入一個(gè)包長(zhǎng)度FIFO中。此后，ARM重新開始下一20ms數(shù)據(jù)接收工作，，如此反復(fù)循環(huán)下去。組幀狀態(tài)機(jī)(MFSTM)在組幀過程中，一旦發(fā)現(xiàn)包長(zhǎng)度FIFO不空，就從包緩沖區(qū)FIFO中讀取對(duì)應(yīng)長(zhǎng)度的數(shù)據(jù)包，按照規(guī)定格式和位置填入數(shù)據(jù)融合表。