Altera公司今天宣布，Stratix® III FPGA在其LVDS I/O上支持串行千兆位介質(zhì)無關(guān)接口(SGMII)。Stratix III LVDS I/O的接口速率達(dá)到1.25 Gbps，滿足SGMII嚴(yán)格的抖動性能要求，支持不含收發(fā)器的三速以太網(wǎng)(10/100/1000 Mbps)接口。Stratix III FPGA是業(yè)界首款在LVDS引腳上支持千兆以太網(wǎng)SGMII的可編程邏輯器件，降低了每個器件的成本和功耗，提供更多的接口。

　　Stratix III FPGA的SGMII I/O支持器件通過小外形可插拔(SFP)光模塊來連接千兆以太網(wǎng)端口。用戶使用Stratix III FPGA的LVDS通道，可以在多端口應(yīng)用中集成較多的千兆以太網(wǎng)通道，例如96端口SGMII交換機(jī)等。

　　Altera公司高端產(chǎn)品營銷資深總監(jiān)David Greenfield評論說：“Stratix III FPGA前所未有的同時(shí)實(shí)現(xiàn)了低功耗、高性能和大容量，大大提高了客戶端的價(jià)值。Stratix III FPGA LVDS I/O的高速數(shù)據(jù)以及低抖動性能為固網(wǎng)應(yīng)用提供了高性價(jià)比的SGMII千兆以太網(wǎng)接口。”

　　Stratix III FPGA LVDS通道之所以能夠支持千兆以太網(wǎng)SGMII，是因?yàn)槠潴w系結(jié)構(gòu)具有較低的抖動，支持動態(tài)相位對齊(DPA)和軟核時(shí)鐘數(shù)據(jù)恢復(fù)(CDR)模式。軟核CDR在可編程架構(gòu)中以IP的形式實(shí)現(xiàn)，從嵌有時(shí)鐘的數(shù)據(jù)中提取時(shí)鐘，支持SGMII。