DDR測(cè)試--SDRAM時(shí)鐘分析案例
加入技術(shù)交流群
下圖5所示為只串聯(lián)100歐電阻時(shí)測(cè)量到的波形，信號(hào)有過(guò)沖，峰峰值為5.35V，偏大，對(duì)比圖4的端接方法，串聯(lián)電阻加上并聯(lián)電容是較好的解決方法。
總結(jié)：在這個(gè)案例中，我們得到的以下經(jīng)驗(yàn)：
1、串聯(lián)匹配是較好的SDRAM的時(shí)鐘端接策略，在原理圖設(shè)計(jì)中，需要加上串聯(lián)的電阻和并聯(lián)的電容，如果MCU輸出的時(shí)鐘驅(qū)動(dòng)能力弱，可以不使用并聯(lián)的電容或者換用較小的電阻。
2、準(zhǔn)確的測(cè)量?jī)?nèi)存時(shí)鐘需要足夠帶寬的示波器和探頭，無(wú)源探頭在高頻時(shí)阻抗太小，不能準(zhǔn)確的測(cè)量波形，需要使用高帶寬的有源探頭。
評(píng)論