在 IEEE ECTC 2025 會議上，imec 強調(diào)了其 300 毫米射頻硅中介平臺的卓越性能和靈活性。該平臺能夠?qū)?a class="contentlabel" href="http://www.antipu.com.cn/news/listbylabel/label/射頻">射頻至亞太赫茲 CMOS 和 III/V 芯片在單個載體上無縫集成，在高達 325GHz 的頻率下實現(xiàn)了創(chuàng)紀錄的低插入損耗，僅為 0.73dB/mm。這一進步為緊湊、低損耗和可擴展的下一代射頻和混合信號系統(tǒng)鋪平了道路。為了追求先進應(yīng)用——從無線數(shù)據(jù)中心和高分辨率汽車雷達到可插拔的光收發(fā)器和超高速無線 USB 解決方案，用于短距離設(shè)備間通信——行業(yè)勢頭正迅速轉(zhuǎn)向毫米波（30-100GHz）和亞太赫茲（100-300GHz）頻段。

然而，要解鎖這些更高頻率的潛力，需要將 III/V 材料的輸出功率和驅(qū)動能力與 CMOS 技術(shù)的可擴展性和成本效益相結(jié)合——所有這些都集成在一個單一載體上。這就是基于射頻硅橋接技術(shù)的芯片級異構(gòu)系統(tǒng)發(fā)揮作用的地方——實現(xiàn)數(shù)字和射頻組件的無縫集成。一款 300 毫米射頻硅橋接器，在 325GHz 時具有創(chuàng)紀錄的低插入損耗 0.73dB/mm去年在 IEDM 上，imec 報告了在 300 毫米射頻硅橋接器上對 InP 芯片級異構(gòu)集成取得突破——頻率高達 140GHz。

現(xiàn)在在 ECTC 2025 上，imec 宣布了一個新的里程碑：使用相同的硅橋接器平臺，它已演示出在高達 325GHz 的頻率下具有創(chuàng)紀錄的低插入損耗 0.73dB/mm。  “我們的方法與眾不同之處在于能夠混合搭配數(shù)字、射頻至亞太赫茲 CMOS 技術(shù)節(jié)點與各種 III/V 芯片級——不僅限于 InP，還包括 SiGe、GaAs 等，” imec 的技術(shù)專家 Xiao Sun 說。

該平臺的數(shù)字互連受益于銅沉積后端工藝（BEOL），而毫米波信號路徑則采用低損耗射頻聚合物層上的傳輸線。此外，高質(zhì)量的被動元件——如電感器——直接集成在射頻硅橋接器上，減少了主動芯片面積，降低了成本，并確保了緊湊、低損耗的射頻互連，從而提高了性能。Imec 的技術(shù)結(jié)合了射頻/微波鏈路（線寬和間距均為 5μm），與高密度數(shù)字互連（線寬和間距均為 1μm/1μm），以及 40μm 的精細倒裝芯片間距——目前正努力將其縮小到 20μm。這些特性共同實現(xiàn)了高集成密度和緊湊的占地面積。

未來計劃：

向合作伙伴開放平臺進行原型設(shè)計作為下一步，肖 Sun 和她的團隊正在準備為該平臺增加更多功能——包括硅通孔、背面重分布層和用于電源去耦的 MIMCAP。同時，imec 正準備將其射頻中介層研發(fā)平臺向合作伙伴開放，用于早期評估、系統(tǒng)驗證和原型制作——例如通過使其在歐盟芯片法案的一部分、imec 的亞 2 納米試點線 NanoIC 上可訪問。