摘要

本文介紹了一種在FPGA中實(shí)現(xiàn)的增強(qiáng)型正交頻分復(fù)用（OFDM）調(diào)制器設(shè)計(jì)，它使用了逆FFT模式的萊迪思快速傅立葉變換（FFT）Compiler IP核和萊迪思有限脈沖響應(yīng)（FIR）濾波器IP核。該設(shè)計(jì)解決了在沒有主控制器的情況下生成復(fù)雜測(cè)試模式的常見難題，大大提高了無(wú)線鏈路測(cè)試的效率。

通過(guò)直接測(cè)試模擬前端的JESD204B鏈路，OFDM調(diào)制器擺脫了對(duì)主機(jī)控制器的依賴，簡(jiǎn)化了初始調(diào)試過(guò)程。該設(shè)計(jì)可直接在萊迪思FPGA核中實(shí)現(xiàn)，從而節(jié)省成本并縮短開發(fā)周期。

該調(diào)制器的有效性驗(yàn)證中使用了Avant-X70 Versa評(píng)估板，通過(guò)萊迪思JESD204B IP接口鏈路，與亞德諾半導(dǎo)體（ADI）的5G射頻前端評(píng)估板ADRV9029進(jìn)行了互操作性測(cè)試。

總之，本文介紹了一種集成了萊迪思FIR和iFFT IP核的新型OFDM調(diào)制器設(shè)計(jì)，簡(jiǎn)化了無(wú)線鏈路驗(yàn)證，降低了成本，縮短了開發(fā)時(shí)間。

1、引言

正交頻分復(fù)用（OFDM）是許多無(wú)線和有線通信系統(tǒng)，特別是5G和Wi-Fi 4/5/6/7標(biāo)準(zhǔn)中使用的一項(xiàng)關(guān)鍵技術(shù)。OFDM以其頻譜效率高、抗信道衰落的穩(wěn)健性和靈活性而著稱。

本文介紹了一種增強(qiáng)型解決方案來(lái)解決這些系統(tǒng)中遇到的一個(gè)常見問題：對(duì)復(fù)雜測(cè)試模式的需求，而這些模式在沒有主控制器的情況下很難生成。本文介紹了OFDM調(diào)制器的設(shè)計(jì)和實(shí)現(xiàn)。這種功能對(duì)無(wú)線鏈路測(cè)試特別有用。?該設(shè)計(jì)通過(guò)集成萊迪思FPGA優(yōu)化的快速傅里葉變換（FFT）Compiler IP核（逆FFT模式）和有限脈沖響應(yīng)（FIR）濾波器IP核實(shí)現(xiàn)開發(fā)。這一方案替代了此前采用HDL Coder生成FIR濾波器和逆FFT模塊的方法，但后者仍不失為一種有效且可靠的解決方案。

萊迪思FFT Compiler IP核提供正向和逆向FFT模式，可配置FFT點(diǎn)數(shù)及實(shí)現(xiàn)模式，確保信號(hào)處理的靈活性和效率。在本設(shè)計(jì)中，使用了逆向模式FFT Compiler IP核（iFFT）。萊迪思FIR濾波器IP核使用萊迪思器件中的高性能數(shù)字信號(hào)處理（DSP）模塊來(lái)實(shí)現(xiàn)。它提供可配置的輸入數(shù)據(jù)、系數(shù)和輸出數(shù)據(jù)寬度，支持各類廣泛的應(yīng)用。

本文還討論了在無(wú)線鏈路初始啟動(dòng)過(guò)程中遇到的一個(gè)常見問題：缺少主控制器而無(wú)法將OFDM模式輸入FPGA。如果要使用主機(jī)提供OFDM模式，就必須在FPGA和主機(jī)之間建立匹配的接口，如PCIe，并在無(wú)線鏈路測(cè)試開始前提供執(zhí)行測(cè)試所需的主機(jī)軟件。這一過(guò)程不僅耗時(shí)長(zhǎng)、效率低，而且在出現(xiàn)問題時(shí)調(diào)試難度大。

為了進(jìn)一步強(qiáng)化測(cè)試過(guò)程，本文使用萊迪思AvantTM-X70 Versa板通過(guò)JESD204B IP鏈路，展示了與ADI 5G射頻前端ADRV9029評(píng)估板的互操作性。ADRV9029是專為5G應(yīng)用設(shè)計(jì)的四通道寬帶射頻收發(fā)器。該設(shè)置展示了調(diào)制器生成OFDM模式和驗(yàn)證無(wú)線鏈路的能力，無(wú)需依賴主機(jī)，顯著提高了測(cè)試的效率。

憑借集成了萊迪思FIR和iFFT IP核的OFDM調(diào)制器，我們現(xiàn)在可以更有效、更高效地驗(yàn)證FPGA無(wú)線鏈路。

2、使用FIR和iFFT IP的OFDM調(diào)制器設(shè)計(jì)

2.1.  設(shè)計(jì)細(xì)節(jié)

OFDM調(diào)制器設(shè)計(jì)利用了各種設(shè)計(jì)技術(shù)、工具和萊迪思IP核，包括MATLAB?、iFFT、FIR和手動(dòng)編碼RTL。圖1顯示了OFDM調(diào)制器設(shè)計(jì)數(shù)據(jù)路徑的高層級(jí)框圖。采用FIR的OFDM調(diào)制器發(fā)送鏈彰顯了該調(diào)制方案在5G通信系統(tǒng)中的優(yōu)勢(shì)。

圖1.調(diào)制器設(shè)計(jì)框圖

圖1中不同的顏色區(qū)分了不同的實(shí)現(xiàn)方法：

深灰色 ：MATLAB生成的符號(hào)輸入FPGA ROM

黃色 ：使用萊迪思IP核實(shí)現(xiàn)的模塊

淺灰色 ：使用手動(dòng)編碼的Verilog實(shí)現(xiàn)的模塊

藍(lán)色 ：使用頻譜分析儀繪制頻譜圖以進(jìn)行驗(yàn)證

2.2.   OFDM模式生成

OFDM模式發(fā)生器不斷重復(fù)并輸出相同的OFDM符號(hào)及其循環(huán)前綴。一組隨機(jī)調(diào)制符號(hào)在MATLAB中預(yù)先生成、處理并存儲(chǔ)在FPGA ROM中。ROM內(nèi)容被讀入后續(xù)模塊，包括iFFT IP、循環(huán)前綴模塊和FIR IP，形成OFDM模式，并生成IQ數(shù)據(jù)饋送至射頻前端。下表顯示了設(shè)計(jì)中使用的OFDM模式系統(tǒng)參數(shù)。

表1. OFDM模式系統(tǒng)參數(shù)

2.3.  獨(dú)特功能和優(yōu)勢(shì)

• 集成式設(shè)計(jì)：用戶可以直接在FPGA核中實(shí)現(xiàn)這一設(shè)計(jì)，無(wú)需借助外部設(shè)備。

• 成本和時(shí)間效率：這種設(shè)計(jì)減少了購(gòu)買或借用外部設(shè)備以及建立復(fù)雜測(cè)試系統(tǒng)所需的成本和時(shí)間。

• 全面驗(yàn)證：開發(fā)者可通過(guò)FPGA中的JESD204B IP核建立連接，并在開發(fā)套件上完成從功能仿真到硬件驗(yàn)證的全流程測(cè)試。

2.4.   設(shè)計(jì)過(guò)程

本節(jié)討論OFDM調(diào)制器的設(shè)計(jì)過(guò)程，從MATLAB模型的實(shí)現(xiàn)到萊迪思FPGA的實(shí)現(xiàn)。

2.4.1.  開發(fā)流程

基于萊迪思FPGA的OFDM調(diào)制器設(shè)計(jì)流程，始于在MATLAB中實(shí)現(xiàn)初始模型。此階段需根據(jù)需求參數(shù)完成調(diào)制器建模。并通過(guò)功率譜密度（PSD）圖驗(yàn)證調(diào)制器輸出。生成的調(diào)制符號(hào)與sinc濾波器系數(shù)隨后被移植至萊迪思Avant? FPGA平臺(tái)。選擇Avant FPGA的關(guān)鍵在于其硬核DSP模塊與嵌入式存儲(chǔ)器的理想組合，能夠平衡處理能力與存儲(chǔ)容量。這些組件被集成至ROM IP核與FIR IP核中，確保無(wú)縫數(shù)據(jù)處理。此外，其他關(guān)鍵FPGA IP（如iFFT模塊）需根據(jù)調(diào)制符號(hào)生成時(shí)所用的FFT點(diǎn)數(shù)進(jìn)行配置。

隨后，這些IP核將與手寫RTL模塊（包括循環(huán)前綴模塊）整合，構(gòu)建完整設(shè)計(jì)。為確保設(shè)計(jì)的功能正確，需在QuestaSim?萊迪思版中進(jìn)行RTL級(jí)仿真，并將仿真結(jié)果與MATLAB仿真數(shù)據(jù)細(xì)致比對(duì)以驗(yàn)證其準(zhǔn)確性。

最終階段需將設(shè)計(jì)部署至萊迪思FPGA開發(fā)套件。在此環(huán)節(jié)，硬件輸出結(jié)果需與RTL仿真數(shù)據(jù)嚴(yán)格比對(duì)。若驗(yàn)證過(guò)程中發(fā)現(xiàn)偏差，需啟動(dòng)全面調(diào)試并回溯前期階段實(shí)施修正，從而確保OFDM調(diào)制器設(shè)計(jì)達(dá)到穩(wěn)健可靠的目標(biāo)（參見圖2）。

圖2. 調(diào)制器設(shè)計(jì)開發(fā)流程

2.4.2.   FPGA設(shè)計(jì)模塊

本節(jié)將討論FPGA中用于實(shí)現(xiàn)OFDM調(diào)制器的模塊。

2.4.2.1.   ROM

MATLAB生成的OFDM調(diào)制符號(hào)在轉(zhuǎn)換為定點(diǎn)格式之前被分成實(shí)部和虛部。然后將這些定點(diǎn)值轉(zhuǎn)換為十六進(jìn)制（HEX）格式，并存儲(chǔ)在FPGA ROM中。在用戶模式下，ROM內(nèi)容被輸入IFFT IP。圖3顯示了本設(shè)計(jì)中使用的萊迪思ROM IP配置示例。

圖3. 用于存儲(chǔ)調(diào)制符號(hào)實(shí)部的ROM IP配置

2.4.2.2.    IFFT

在使用OFDM作為多載波調(diào)制技術(shù)的發(fā)射機(jī)中，OFDM符號(hào)的構(gòu)建過(guò)程如下：首先在頻域?qū)⑤斎胛挥成涞?4QAM調(diào)制符號(hào)的I路和Q路分量上，隨后根據(jù)OFDM符號(hào)中子載波的數(shù)量，將這些調(diào)制符號(hào)按特定長(zhǎng)度（即iFFT點(diǎn)數(shù)）進(jìn)行排序。通過(guò)這種映射和排序操作，即可構(gòu)建出OFDM符號(hào)的頻域分量。為了傳輸這些信號(hào)，必須將其轉(zhuǎn)換到時(shí)域進(jìn)行表示。這一轉(zhuǎn)換過(guò)程是通過(guò)快速傅里葉逆變換（iFFT）來(lái)實(shí)現(xiàn)的。

在該調(diào)制器設(shè)計(jì)中，每個(gè)64QAM符號(hào)被映射到一個(gè)頻率子載波，并使用萊迪思FFT Compiler IP在逆模式下轉(zhuǎn)換到時(shí)域。圖4顯示了本設(shè)計(jì)中使用的萊迪思FFT Compiler IP的配置示例。

圖4. 逆模式FFT Compiler的配置IP

2.4.3.   循環(huán)前綴

循環(huán)前綴是提高數(shù)據(jù)傳輸可靠性和效率的基本要素。在本設(shè)計(jì)中，OFDM符號(hào)的最后64個(gè)采樣在同一符號(hào)的開始處重復(fù)。這種有助于減少信號(hào)傳輸過(guò)程中的符號(hào)間干擾（ISI）。iFFT的輸出進(jìn)入手寫編碼的循環(huán)前綴塊。

2.4.4.    FIR Compiler IP

數(shù)據(jù)通路中的最后一個(gè)模塊是濾波器。該濾波器作用于時(shí)域OFDM符號(hào)，旨在抑制子帶信號(hào)的帶外輻射，同時(shí)保持OFDM符號(hào)的復(fù)域正交特性。為實(shí)現(xiàn)這一目標(biāo)，F(xiàn)IR濾波器需滿足以下標(biāo)準(zhǔn)：

• ?在子帶內(nèi)子載波上保持通帶平坦性

• ?陡峭的過(guò)渡帶設(shè)計(jì)以最小化保護(hù)帶需求?

• 具備充分的阻帶衰減性能

具有矩形頻率響應(yīng)（即sinc脈沖響應(yīng)）的濾波器可滿足上述標(biāo)準(zhǔn)。為實(shí)現(xiàn)因果性，需通過(guò)加窗方式實(shí)現(xiàn)該低通濾波器——具體而言，窗函數(shù)會(huì)對(duì)脈沖響應(yīng)進(jìn)行有效截?cái)?，并在其兩端提供平滑過(guò)渡至零的衰減特性。

圖5顯示了頻域中5個(gè)相鄰子載波的示例圖，幅度歸一化為1，頻率間隔為1。所示的子載波具有正交性。每個(gè)子載波在頻域中表示為sinc函數(shù)。

圖5. 相鄰和正交子載波示例圖

在采用FIR濾波器的OFDM系統(tǒng)中，子帶OFDM信號(hào)會(huì)通過(guò)設(shè)計(jì)好的FIR濾波器進(jìn)行處理。由于濾波器的通帶與信號(hào)帶寬相匹配，只有靠近頻帶邊緣的少量子載波會(huì)受到顯著影響。一個(gè)關(guān)鍵設(shè)計(jì)要點(diǎn)是，允許濾波器長(zhǎng)度超過(guò)OFDM的循環(huán)前綴長(zhǎng)度。通過(guò)采用加窗技術(shù)（結(jié)合軟截?cái)啵┑腇IR濾波器設(shè)計(jì)，產(chǎn)生的符號(hào)間干擾被降至最低水平。

本設(shè)計(jì)中，首先使用MATLAB生成具有513個(gè)抽頭系數(shù)的sinc函數(shù)，隨后將這些參數(shù)導(dǎo)入FIR Compiler IP核。圖6展示了本設(shè)計(jì)采用的萊迪思FIR Compiler IP核配置示例。

圖6. FIR COMPILER IP配置

3、實(shí)現(xiàn)

OFDM調(diào)制器設(shè)計(jì)是使用Avant-X70 Versa板在Avant-X70器件中實(shí)現(xiàn)。OFDM調(diào)制器與JESD204B鏈路層和物理層連接，向射頻前端ADRV9029發(fā)送數(shù)據(jù)。總共有4個(gè)JESD204B通道，每個(gè)通道的速度最高可達(dá)6.144Gbps。OFDM調(diào)制器和JESD204B IP在ADRV9029評(píng)估板上生成的153.6 MHz時(shí)鐘上運(yùn)行，見圖 7。

圖7. 互操作性測(cè)試設(shè)置框圖：AVANT JESD204B和ADRV9029

3.1.  使用的軟件和硬件

本設(shè)計(jì)使用的軟件和硬件如下：

軟件：

萊迪思Radiant?軟件

 tinySA?-App

MATLAB

硬件：

 萊迪思Avant-X70（LAV-AT-X70-2LFG1156C）

萊迪思Avant-X70 Versa開發(fā)板

ADRV9029評(píng)估板

tinySA Ultra頻譜分析儀

圖8. AVANT-X70 VERSA開發(fā)板正面

3.2.  設(shè)計(jì)驗(yàn)證

Avant-X70 Versa板與ADRV9029評(píng)估板通過(guò)JESD204B連接，通過(guò)硬件上的互操作性測(cè)試，對(duì)該設(shè)計(jì)進(jìn)行了驗(yàn)證。這一全面的驗(yàn)證過(guò)程確保了設(shè)計(jì)實(shí)現(xiàn)的穩(wěn)健性和可靠性。以下章節(jié)介紹了所使用的測(cè)試方法。

3.2.1.  互操作測(cè)試

Avant-X70 Versa開發(fā)板通過(guò)板上的FMC連接到ADRV9029評(píng)估板。

使用SMA線將ADRV9029輸出的射頻信號(hào)連接到頻譜分析儀，以采集PSD圖。

將該圖的帶寬與理論值進(jìn)行比較，以確保正確實(shí)現(xiàn)。

4、結(jié)果和討論

4.1.  AVANT-X70 VERSA開發(fā)板硬件測(cè)試

ADRV9029評(píng)估板輸出的射頻信號(hào)連接到頻譜分析儀，以采集PSD圖。PSD 的帶寬使用標(biāo)記進(jìn)行測(cè)量。圖9顯示了其中一個(gè)射頻信號(hào)輸出的PSD圖。

圖9. 頻譜分析儀上的PSD頻譜圖

從硬件測(cè)試結(jié)果中得出的主要結(jié)論如下：

PSD圖呈矩形

測(cè)得的帶寬 = 1052MHz - 947MHz = 105MHz

4.2.    MATLAB仿真

MATLAB模型輸出的OFDM調(diào)制器PSD圖與頻譜分析儀捕獲的PSD頻譜進(jìn)行了比較。結(jié)果表明，MATLAB模型和硬件測(cè)試結(jié)果的PSD圖的形狀和帶寬都相匹配。

圖10. MATLAB模型輸出的OFDM PSD圖

4.3.   對(duì)結(jié)果的分析和解釋

在表1所述的OFDM模式系統(tǒng)參數(shù)下，頻譜分析儀捕捉到的PSD頻譜帶寬的預(yù)期理論計(jì)算如下：

OFDM帶寬= 數(shù)據(jù)子載波數(shù) x 子載波間距 x 過(guò)采樣

= 700 X 15K x 10

= 105 MHz

PSD頻譜的預(yù)期帶寬為105 MHz，與MATLAB仿真和頻譜分析儀繪圖得出的帶寬值相符。

5、結(jié)論

5.1.  研究及結(jié)果概述

本文提出了一種基于萊迪思FFT Compiler IP核、FIR Filter IP核與手動(dòng)編寫RTL代碼協(xié)同設(shè)計(jì)的OFDM調(diào)制器實(shí)現(xiàn)方案。Avant-X70 Versa開發(fā)板及ADRV9029評(píng)估板通過(guò)JESD204B接口進(jìn)行互操作性測(cè)試，實(shí)測(cè)結(jié)果表明該設(shè)計(jì)具有高可靠性與穩(wěn)定性?。此外理論值和頻譜分析儀采集的PSD頻譜帶寬結(jié)果相吻合，有效驗(yàn)證了設(shè)計(jì)的功能完整性?。

5.2.   未來(lái)研究建議

今后的研究可側(cè)重于以下領(lǐng)域：

OFDM解調(diào)器的開發(fā)：解調(diào)器將完成環(huán)回?cái)?shù)據(jù)路徑，在此可恢復(fù)接收到的OFDM符號(hào)，并與發(fā)送的符號(hào)進(jìn)行核對(duì)。

6

本文使用的縮略語(yǔ)