臺積電（TSMC）近日正式宣布，將在2026年推出全新的共同封裝光學（CPO）技術，融合其業(yè)界領先的Chip-on-Wafer-on-Substrate（CoWoS）封裝技術與硅光子（Silicon Photonics）技術。此舉旨在滿足人工智能（AI）與高性能計算（HPC）領域對高速數(shù)據(jù)傳輸和低能耗的迫切需求，同時引領下一代數(shù)據(jù)中心的技術潮流。

COUPE：臺積電CPO戰(zhàn)略的核心技術

在此次技術布局中，臺積電緊湊型通用光子引擎（Compact Universal Photonic Engine，COUPE）成為核心驅動力。COUPE采用了SoIC-X芯片堆疊技術，能夠將電子集成電路（EIC）與光子集成電路（PIC）無縫整合，形成高效的光電互聯(lián)解決方案。

根據(jù)臺積電的時間表，COUPE將在2025年完成小型插拔式連接器的驗證，并于2026年與CoWoS封裝技術結合，實現(xiàn)CPO方案的全面部署。通過將光學連接直接嵌入封裝層，CPO技術不僅能夠顯著提高數(shù)據(jù)傳輸速率，還能降低功耗和延遲，為AI和HPC應用帶來革命性提升。

擴充產能應對未來需求

為支持這一技術創(chuàng)新，臺積電正在大幅擴充CoWoS封裝的產能。當前，臺積電每月的晶圓封裝產能約為3.5萬片，預計到2025年底將增至7萬片，并在2026年底進一步提升至9萬片。這一擴產計劃展現(xiàn)了臺積電對先進封裝技術的重視以及對未來市場增長的信心。

硅光子與CPO：未來的半導體關鍵技術

硅光子技術作為半導體行業(yè)的關鍵突破，能夠在硅基平臺上將電信號轉換為光信號進行傳輸，以實現(xiàn)更高的傳輸速度和更低的能耗。而CPO技術進一步縮短了電信號傳輸?shù)木嚯x，將光學元件直接封裝在處理器芯片旁邊，從而提升整體性能。通過兩者的結合，臺積電不僅鞏固了其在先進封裝領域的領導地位，也為未來的高性能計算需求奠定了技術基礎。

引領未來通信技術的潮流

臺積電的這一戰(zhàn)略布局，標志著其在全球半導體行業(yè)邁出的又一大步。通過整合CoWoS與硅光子技術，臺積電為下一代數(shù)據(jù)中心和高性能計算應用提供了更加高效的解決方案，滿足AI驅動時代日益增長的算力和能效需求。

臺積電此次技術創(chuàng)新的意義不僅在于推動行業(yè)向前發(fā)展，更是為整個高科技領域提供了面向未來的先進技術支撐。