在今年的閃存高峰會(huì)(Flash Memory Summit)上，三星(Samsung)宣布開發(fā)1Tb 3D NAND，并將用于明年推出的商用產(chǎn)品中。 不過，我想知道4Tb 3D NAND何時(shí)將會(huì)出現(xiàn)在市場(chǎng)上。

　　根據(jù)來自三星與東芝(Toshiba)的信息，64層TLC 512Gb 3D NAND芯片尺寸約為130mm2。 而假設(shè)以串行堆棧64層的條件下，我認(rèn)為，為了建置4Tb NAND芯片：

　　需要8串64層串行堆棧，才能實(shí)現(xiàn)容量達(dá)4Gb的芯片(512Gb×8=4G);

　　總層數(shù)在130mm2的芯片尺寸上達(dá)到512層;

　　處理1個(gè)芯片大約需要1年的時(shí)間，內(nèi)存邏輯則需要5周的處理時(shí)間;再將建置一個(gè)64層內(nèi)存單元需的5-6周時(shí)間乘以8倍(8串64層的堆棧)。 因此，處理一個(gè)512層的芯片將會(huì)需要45-53周的時(shí)間。

　　如果這種簡(jiǎn)單的估算方法正確的話，那么實(shí)際上就不可能實(shí)現(xiàn)4Tb NAND芯片了。 如果考慮采用四位單元(QLC)以取代三位單元(TLC)，那么充其量最多也只能改善25%。 因此，QLC 4Tb 3D NAND需要410層，以及大約9個(gè)月的晶圓處理時(shí)間。

　　那么16Tb 3D NAND呢? 它應(yīng)該會(huì)需要2,048層，以及大約4年的晶圓處理時(shí)間。

　　過去幾十年來，NAND在摩爾定律(Moore’s Law)的原則下實(shí)現(xiàn)了顯著的成長(zhǎng)。 當(dāng)摩爾定律逐漸邁向尾聲，而平面NAND開始過渡至3D NAND時(shí)，許多人預(yù)期3D NAND將以垂直方向持續(xù)擴(kuò)展其內(nèi)存微縮。 然而，3D NAND在64層時(shí)才能實(shí)現(xiàn)與平面NAND相當(dāng)?shù)膬r(jià)格。 因此，3D NAND將開始與平面NAND展開價(jià)格競(jìng)爭(zhēng)。 而現(xiàn)在我認(rèn)為期待4Tb NAND幾乎是不可能的。

　　3D NAND的微縮極限似乎也變得顯而易見了。 那么，3D NAND將會(huì)很快地達(dá)到其生命周期的終點(diǎn)嗎? 我想可能不遠(yuǎn)了。