有人認為諸如圖形處理器（GPU）和TIlera處理器等多核處理器在某些應(yīng)用中正逐步替代現(xiàn)場可編程門陳列（FPGA）。理由是這些多核處理器的處理性能要高很多，例如，由于GPU起初主要負責(zé)圖形繪制，因此，其尤其善于處理單精度（SP）及（某種情況下）雙精度（DP）浮點（FP）運算。TIlera的TILE設(shè)備當(dāng)前不支持硬件FP運算，但要求進行軟件模擬，且性能代價高昂。一般而言，FPGA亦是如此，設(shè)備通過利用多種資源來處理FP運算問題。達到可接受性能要求IP區(qū)塊需消耗多個門并要求深流水線技術(shù)。例如：當(dāng)前Tesla級GPU每秒最高可執(zhí)行1012次浮點運算或1TFLOPS，而Xilinx Virtex-6設(shè)備則為150 GFLOPS。

當(dāng)考慮到定點運算時，情況有所不同。新一代GPU在浮點速率相同的情況下可執(zhí)行整數(shù)運算，例如：當(dāng)Virtex-6設(shè)備提高至500GOPS時，GPU每秒可執(zhí)行1012次運算或1TOPS。整數(shù)性能是TILE處理器的優(yōu)勢所在：8位數(shù)據(jù)時，TILE-Gx(圖1)最高執(zhí)行能力為750GOPS，32位數(shù)據(jù)時為188GOPS。

FPGA能夠利用其并行及適應(yīng)多種算法的特性來獲得更加接近理論最大值的性能。但是，F(xiàn)PGA需要更大的硅片空間和更長的開發(fā)時間來接近這些理論最大值。對于適應(yīng)于GPU硬件并行模式的算法，GPU已經(jīng)能夠達到峰值的20~30%。它們同樣具有合理的硅密度（40nm工藝，32nm研發(fā)中）和開發(fā)時間（通常只有數(shù)周，而FPGA則需幾個月）。TILEPro64處理器可提供FPGA相類似的適應(yīng)性和GPU相類似的可編程性，但是，由于其粗糙的任務(wù)級問題分解特點使得其無法像FPGA和GPU那樣實現(xiàn)細粒度并行。

圖1：8位數(shù)據(jù)時，Tilera的TILE-Gx處理器最高執(zhí)行能力為750GOPS