中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 一種多功能存儲(chǔ)器芯片的測(cè)試系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)

        一種多功能存儲(chǔ)器芯片的測(cè)試系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn)

        作者: 時(shí)間:2017-08-22 來(lái)源:網(wǎng)絡(luò) 收藏

          隨著電子技術(shù)的飛速發(fā)展, 的種類日益繁多,每一種都有其獨(dú)有的操作時(shí)序,為了提高的測(cè)試效率,一種多功能存儲(chǔ)器的測(cè)試系統(tǒng)應(yīng)運(yùn)而生。本文提出了一種多功能存儲(chǔ)器的測(cè)試系統(tǒng)硬件設(shè)計(jì)與實(shí)現(xiàn),對(duì)各種數(shù)據(jù)位寬的多種存儲(chǔ)器芯片(SRAM、MRAM、NOR FALSH、NAND FLASH、EEPROM等)進(jìn)行了詳細(xì)的結(jié)口電路設(shè)計(jì)(如何掛載到NIOSII的總線上),最終解決了不同數(shù)據(jù)位寬的多種存儲(chǔ)器的同平臺(tái)測(cè)試解決方案,并詳細(xì)地設(shè)計(jì)了各結(jié)口的硬件實(shí)現(xiàn)方法。

        本文引用地址:http://www.antipu.com.cn/article/201708/363316.htm

          引言

          隨著電子技術(shù)的飛速發(fā)展,存儲(chǔ)器類芯片的品種越來(lái)越多,其操作方式完全不一樣,因此要測(cè)試其中一類存儲(chǔ)器類芯片就會(huì)有一種專用的存儲(chǔ)器芯片測(cè)試儀。本文設(shè)計(jì)的多種存儲(chǔ)器芯片測(cè)試系統(tǒng)是能夠?qū)RAM、Nand FLASH、Nor FLASH、MRAM、EEPROM等多種存儲(chǔ)器芯片進(jìn)行功能測(cè)試,而且每一類又可兼容8位、16位、32位、40位等不同寬度的數(shù)據(jù)總線,如果針對(duì)每一種產(chǎn)品都單獨(dú)設(shè)計(jì)一個(gè)測(cè)試平臺(tái),其測(cè)試操作的復(fù)雜程度是可想而知的。為達(dá)到簡(jiǎn)化測(cè)試步驟、減小測(cè)試的復(fù)雜度、提高測(cè)試效率、降低測(cè)試成本,特設(shè)計(jì)一種多功能的存儲(chǔ)器類芯片測(cè)試系統(tǒng),實(shí)現(xiàn)在同一平臺(tái)下完成所有上述存儲(chǔ)器芯片的方便快捷地測(cè)試。

          設(shè)計(jì)原理

          此設(shè)計(jì)方案根據(jù)上述各種存儲(chǔ)器獨(dú)自的讀寫時(shí)序訪問(wèn)特性,通過(guò)FPGA的靈活編程特性,適當(dāng)?shù)卣{(diào)整NIOSII的外部總線時(shí)序,最終實(shí)現(xiàn)基于NIOSII的外部總線訪問(wèn)各種存儲(chǔ)器讀寫時(shí)序的精確操作。如圖2-1。通過(guò)FPGA自定義一個(gè)可以掛載所有存儲(chǔ)器芯片的總線接口-ABUS,如表1。而且在同一個(gè)接口上能夠自動(dòng)識(shí)別各種接入的被測(cè)試存儲(chǔ)器芯片,它們通過(guò)類別輸入信號(hào)(CLAS)來(lái)區(qū)分,每一種存儲(chǔ)器芯片對(duì)應(yīng)一種獨(dú)特的操作時(shí)序。下面是幾種存儲(chǔ)器芯片的接口連接方式及信號(hào)描述。其它的存儲(chǔ)器芯片都可以用類似的接法掛載到ABUS總線上,最終完成測(cè)試。

           

          圖 2?1 NIOSII的總線掛載各類存儲(chǔ)器芯片連接示意圖

           

          表1:ABUS接口信號(hào)說(shuō)明表

          40位NAND FLASH連接設(shè)計(jì)

          如圖2-2所示,40位NAND FLASH與NIOSII 通過(guò)ABUS(FPGA)橋接,把外部總線的時(shí)序完全轉(zhuǎn)換成NAND FLASH的操作時(shí)序。40位NAND FLASH芯片品由五個(gè)獨(dú)立的8位NAND FLASH芯片拼接構(gòu)成。5個(gè)8位器件的外部IO口拼接成40位的外部IO口,而各自的控制線(NCLE,NALE,NRE,NWE)連接在一起構(gòu)成一組控制線(NCLE,NALE,NRE,NWE),片選相互獨(dú)立引出成NCS0-NCS9,忙信號(hào)獨(dú)立引出為R/B0-R/B9。

          如表2,詳述了40位NAND FLASH與ABUS的連接關(guān)系。

           

          圖 2?2 ABUS與40位NAND FLASH接口圖

           

          表2,40位NAND FLASH接口連接表

          40位SRAM與NIOSII連接

          40位SRM模塊與NIOSII通過(guò)ABUS連接,實(shí)現(xiàn)正確的時(shí)序讀寫操作。測(cè)試時(shí),一次只測(cè)試8位,分5次完成所有空間的測(cè)試。如圖2-4。表4是詳細(xì)的信號(hào)連接說(shuō)明。

           

          圖 2?4 ABUS與40位SRAM連接

           

          表4,40位SRAM接口連接表


        上一頁(yè) 1 2 下一頁(yè)

        關(guān)鍵詞: 存儲(chǔ)器 芯片

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉