3．9 FPGA配置方案

　　Virtex-5的配置方案采用System ACE(System Advandced Configuration Eviroment)中的System ACE CF(CompactFlash)。System ACE使用CF存儲卡保存數(shù)據(jù)，通過System ACE控制器把數(shù)據(jù)配置到FPGA中。System ACE CF使用容量為1 GB的CompaetFlash卡，System ACE CF是預制的配置方案，不需編寫任何程序，只需簡單的調(diào)試即可。此方案把舊的、用于調(diào)試的版本和新版本都裝入到同一塊CF卡中，縮短了研發(fā)周期，便于維修排故，同時把應用軟件、產(chǎn)品附帶的說明書等保存到此CF卡中，系統(tǒng)升級可更換CF卡、在系統(tǒng)編程和通過Intemet進行遠程升級。

　　3．10 電源的設計

　　板上需要電源有+3．3、+2．5、+1．8和+1．2 V共5種。其中+3．3 V電源為外部輸入，約20 W；+1．8 V提供給FPGA和ADV7188的二次電源，其他為提供給FPGA的二次電源。+3．3V電源為電源層，提供給FPGA的+2．5V、+1．8 V和+1．2V為電源層分割。提供給ADV7188的+1．8V電源電流按照0．5A設計，實際典型值為100 mA。去耦電容和對應的元器件同層放置，減少過孔的影響。

　　3．11 PCB設計

　　PCB布線遵循信號完整性的設計要求。PCB共10層，首先設計電源層和地層，其中電源層2層，地平面4層，對稱分布。除以太網(wǎng)變壓器外其他所有工作電源的地為一個地，保證地平面的完整性。

　　由于PCI Express總線為2.5Gb／s，對Virtex-5引腳分配時，使PCI Express的引腳在其內(nèi)的布線盡可能的短。在PCB的布局時使Virtex-5靠近PCI Express總線接口的電連接器，差分線對的實際長度不大于30 mm。PCB布線時要嚴格控制差分線對的長度差，為了避免信號往返的延遲不超過其上升時間，導致過沖和振鈴發(fā)生，PCB布線根據(jù)PCI Express信號的特性，定義差分對長度差不超過1 mm，實際布線結果不超過0．2 mm。PCB上的差分阻抗為(100±10)Ω，符合PCIExpress規(guī)范單端阻抗為(50±10)Ω的要求。

　　3．12 操作系統(tǒng)

　　本設計中的FPGA具有PPC440核，采用實時多任務操作系統(tǒng)(Vxworks)，根據(jù)實際使用要求，從Vxworks系統(tǒng)內(nèi)核(wind)的任務管理、通信機制、系統(tǒng)配置、系統(tǒng)接口幾個方面進行設計，保證系統(tǒng)的安全性和可靠性。本設計已具備成熟的Vxworks操作系統(tǒng)。

　　3．13 FPGA的調(diào)試

　　FPGA的開發(fā)包括過程管理與設計輸入、仿真、綜合、約束、實現(xiàn)、布局布線與配置調(diào)試，其中FPGA的調(diào)試占用設計周期的80％左右。ISE附帶的高級組件，包括在線調(diào)試(ChipScope Pro)、平面布局規(guī)劃器(PlanAhead)、時序分析器(Timing Analyzer)、布局規(guī)劃器(FloorAhead)、底層編輯器(FPGA Editor)、和功耗分析器(Xpower)，以及第三方軟件ModelSim，有效地使用相應工具，加速了設計進程，避免重新設計，有效提高設計生產(chǎn)力，并顯著提高設計性能，降低功耗后將降低系統(tǒng)的整體成本。

　　4 采集、傳輸和驗證

　　視頻信號發(fā)生器產(chǎn)生的一種模擬視頻信號如圖4所示。通過模擬視頻信號的采集、總線傳輸過程，計算機顯示器顯示的數(shù)字視頻如圖5所示，和監(jiān)視器顯示的模擬視頻圖像相同，肉眼無法區(qū)分其差別，滿足使用要求。采集模擬視頻的多種標準檢測畫面，顯示正常無畸變，證實本設計的視頻采集和數(shù)據(jù)傳輸達到了期望的結果。

圖4 模擬視頻畫面

圖5 數(shù)字視頻畫面

　　5 結束語

　　隨著多媒體在工業(yè)和商業(yè)等方面的廣泛使用，對視頻信號的采集、數(shù)據(jù)傳輸速度、集成度和可靠性等方面提出了更高的要求。本文設計的基于PCI Express的視頻采集系統(tǒng)，適用于采集較弱或受干擾的視頻信號，集成度高，適合海量視頻數(shù)據(jù)傳輸，解決了傳輸?shù)钠款i問題。