3．1．2 視頻采集電路工作原理

　　視頻采集電路是以為ADV7188為核心，采集多路的PAL、NTSC或SECAM制式模擬視頻信號(hào)，具有增強(qiáng)較弱的模擬視頻信號(hào)，可進(jìn)行降噪處理和提高數(shù)字視頻信號(hào)質(zhì)量的功能。AD7188的詳細(xì)電路可參見ADV7188的器件手冊(cè)。由于ADV7188對(duì)電源要求較高，該系統(tǒng)設(shè)計(jì)對(duì)電源進(jìn)行隔離、去耦、低頻濾波等處理。為了廣泛應(yīng)用，這里采用頻率為28．636 36 MHz的石英晶體諧振器，頻差為±20 ppm。圖2為視頻平裝的晶振電路。

圖2 視頻平裝的晶振電路

　　根據(jù)PCB布線，Cstray通常為2～3pF，ADV7188器件管腳到電源地的電容值Cpg為4 pF，石英晶體諧振器的負(fù)載電容Cload為15 pF。由C1= C2=2(Cload-Cstray)-Cpg可計(jì)算出C1和C2的電容值為24 pF，按照E12系列的優(yōu)選值，選取電容值為22pF。

　　設(shè)計(jì)中利用ADV7188的下電模式，當(dāng)此片沒有模擬視頻輸入或不需工作時(shí)，將其下電，其功耗將由工作時(shí)的0．6 W降到1 mW左右，能極大地減少系統(tǒng)待機(jī)功耗。

　　3．1．3 視頻采集電路的配置

　　在FPGA內(nèi)設(shè)計(jì)I2C總線控制器，配置為和視頻解碼器I2C接口時(shí)鐘一致的接口總線。通過FPGA上電配置，達(dá)到對(duì)FPGA內(nèi)的FIFO初始化，初始化數(shù)據(jù)為視頻采集電路的配置數(shù)據(jù)，配置數(shù)據(jù)見表1。

表1 配置數(shù)據(jù)