中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 測試測量 > 設(shè)計應(yīng)用 > 一種多路圖像采集系統(tǒng)的軟件設(shè)計

        一種多路圖像采集系統(tǒng)的軟件設(shè)計

        作者: 時間:2011-07-08 來源:網(wǎng)絡(luò) 收藏

        工業(yè)現(xiàn)場因為環(huán)境復(fù)雜,實時性要求高,常常需要對一處或多處重要位置同時進行監(jiān)控,且能夠在需要時切換其中一幅畫面全屏顯示。這就要求設(shè)計一種實時視頻監(jiān)控系統(tǒng),既能夠滿足工業(yè)現(xiàn)場應(yīng)用的特殊環(huán)境,具有體積小、功耗低、可定制的特點,又能夠?qū)Χ帱c進行同時采集和同屏顯示以及對其中的一路進行切換。

        本文引用地址:http://www.antipu.com.cn/article/194859.htm

          國內(nèi)現(xiàn)有的視頻監(jiān)控方案一般是采用CCD攝像頭
        攝像頭

          攝像頭是一種輸入器件,是用來組成電腦或其他機器的視覺系統(tǒng)的重要部件。攝像頭如今已成為人們?nèi)粘贤?,視頻會議,安防監(jiān)控和遠程醫(yī)療等活動不可或缺的器材之一。 [全文]

        +視頻解碼芯片(如SAA7113H/ADV7181B)+FPGA
        FPGA
          現(xiàn)場可編程邏輯門陣列(FPGA, Field Programmable Gate Array),是一個含有可編輯元件的半導(dǎo)體設(shè)備,可供使用者現(xiàn)場程式化的邏輯門陣列元件。FPGA是在PAL、GAL、CPLD等可編輯器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。 [全文]

        /CPLD+DSP
        DSP
          dsp是digital signal processor的簡稱,即數(shù)字信號處理器。它是用來完成實時信號處理的硬件平臺,能夠接受模擬信號將其轉(zhuǎn)換成二進制的數(shù)字信號,并能進行一定形式的編輯,還具有可編程性。由于強大的數(shù)據(jù)處理能力和快捷的運行速度,dsp在信息科學(xué)領(lǐng)域發(fā)揮著越來越大的作用。 [全文]

        的模式實現(xiàn),其中視頻解碼芯片用來對CCD攝像頭采集的模擬信號進行AD轉(zhuǎn)換,F(xiàn)PGA/CPLD對數(shù)據(jù)采集進行控制,DSP最終對數(shù)據(jù)進行處理。這種方法開發(fā)周期長,成本高,且可更改性差。

          本文介紹的系統(tǒng)主要由兩片Altera公司的CycloneⅡ系列的EP2C8Q20818和飛利浦公司的視頻解碼芯片SAA7113H以及外存儲器
        存儲器

          存儲器是用來存儲程序和數(shù)據(jù)的部件,有了存儲器,計算機才有記憶功能,才能保證正常工作。它根據(jù)控制器指定的位置存進和取出信息。 [全文]

        件SRAM等組成。兩片F(xiàn)PGA分別完成前端圖像的采集和后端數(shù)據(jù)的處理,視頻解碼芯片完成模擬信號向數(shù)據(jù)信號的轉(zhuǎn)換,存儲器件在FPGA的控制下起到數(shù)據(jù)緩存作用。

          1 系統(tǒng)描述

          系統(tǒng)主要分為采集模塊、解碼模塊、數(shù)據(jù)格式轉(zhuǎn)換模塊、存儲模塊、UART模塊和LCD/VGA顯示模塊
        顯示模塊

          用于顯示數(shù)據(jù)的模塊。 [全文]

        ,如下圖1所示。四片視頻解碼芯片在FPGA1的控制下通過I2C總線
        總線
          總線是將信息以一個或多個源部件傳送到一個或多個目的部件的一組傳輸線。通俗的說,就是多個部件間的公共連線,用于在各個部件之間傳輸信息。人們常常以MHz表示的速度來描述總線頻率。 [全文]

        完成配置和初始化過程,輸出8位與CCIR656兼容的YCrCb 4:2:2格式的視頻數(shù)據(jù),同時還包括行同步HS、場同步VS和奇偶場RTS0等信號。由于顯示終端支持的是標準的RGB格式的數(shù)據(jù),所以要對視頻解碼芯片輸出的YCrCb 4:2:2格式數(shù)據(jù)進行轉(zhuǎn)換。經(jīng)轉(zhuǎn)換所得的RGB數(shù)據(jù)在FPGA2的控制下,配合相應(yīng)的時序信號,截取要顯示的有效的640x480個像素,乒乓存入兩個SRAM中,并最終在:LCD /VGA顯示模塊的控制下將數(shù)據(jù)顯示在屏幕上。UART通訊模塊集成在FPGA里,通過PC機的串口
        串口
          串口是計算機上一種非常通用的設(shè)備通信協(xié)議,大多數(shù)計算機包含兩個基于RS232的串口。串口同時也是儀器儀表設(shè)備的通信協(xié)議,并可用于獲取遠程采集設(shè)備的數(shù)據(jù)。 [全文]

        發(fā)送相應(yīng)的控制命令,F(xiàn)PGA接收后切換相應(yīng)通道的畫面。

        系統(tǒng)結(jié)構(gòu)圖


        圖1 系統(tǒng)結(jié)構(gòu)圖


        上一頁 1 2 3 4 下一頁

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉