摘要：基于探索MSI可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161改變應(yīng)用方向進(jìn)行功能擴(kuò)展的目的，采用邏輯修改的方法給出了在二進(jìn)制計(jì)數(shù)的基礎(chǔ)上實(shí)現(xiàn)循環(huán)碼計(jì)數(shù)的設(shè)計(jì)方法，即以74LS161已有的狀態(tài)輸出Q3Q2Q1Q0為變量定義循環(huán)碼計(jì)數(shù)器的狀態(tài)輸出量進(jìn)行改變計(jì)數(shù)規(guī)律的設(shè)計(jì)。給出了在函數(shù)卡諾圖上進(jìn)行輸出函數(shù)最小化求解設(shè)計(jì)方法。從現(xiàn)成的函數(shù)出發(fā)，實(shí)現(xiàn)待求函數(shù)可擴(kuò)展專用集成電路的應(yīng)用范圍并簡化循環(huán)碼計(jì)數(shù)的設(shè)計(jì)過程。所述方法給出了MSI可編程計(jì)數(shù)器改變應(yīng)用方向的邏輯修改方法。
關(guān)鍵詞：可編程計(jì)數(shù)器；邏輯修改；循環(huán)碼；邏輯電路設(shè)計(jì)

循環(huán)碼又稱格雷碼，特點(diǎn)是每一位代碼以固定的周期循環(huán)，循環(huán)碼計(jì)數(shù)時(shí)每次狀態(tài)轉(zhuǎn)換只有一位發(fā)生變化，可靠性高。
以可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161的狀態(tài)輸出量Q3Q2Q1Q0為基礎(chǔ)定義循環(huán)碼計(jì)數(shù)器的狀態(tài)輸出量，采用邏輯修改的方法進(jìn)行改變計(jì)數(shù)規(guī)律的設(shè)計(jì)，可擴(kuò)展專用集成電路的應(yīng)用范圍并簡化循環(huán)碼計(jì)數(shù)器的設(shè)計(jì)過程。

1 可編程同步二進(jìn)制計(jì)數(shù)器74LS161的功能
4位MSI可編程同步二進(jìn)制加法計(jì)數(shù)器74LS161的真值表如表1所示。其中，EP、ET為計(jì)數(shù)控制端，為預(yù)置數(shù)控制端，D3、D2、D1、D0為預(yù)置數(shù)輸入端，為異步置零控制端，CP為計(jì)數(shù)脈沖輸入端，Q3、Q2、Q1、Q0為狀態(tài)輸出端，C為進(jìn)位輸出端，“x”表示任意值。

由表1可知，在條件下，74LS161可編程計(jì)數(shù)器由EP、ET及控制，具有計(jì)數(shù)、預(yù)置數(shù)和保持3種功能。
當(dāng)、EP=ET=1、時(shí)，74LS161可編程計(jì)數(shù)器在計(jì)數(shù)方式下工作的二進(jìn)制加法計(jì)數(shù)狀態(tài)圖如圖1所示。

2 基本原理及設(shè)計(jì)方法
設(shè)4位循環(huán)碼計(jì)數(shù)器的狀態(tài)輸出量為…。狀態(tài)圖如圖2所示。

基于可編程計(jì)數(shù)器74LS161進(jìn)行循環(huán)碼計(jì)數(shù)器設(shè)計(jì)，用邏輯修改的方法修改已有計(jì)數(shù)器的計(jì)數(shù)規(guī)律為循環(huán)碼，以74LS161已有的狀態(tài)輸出量Q3Q2Q1Q0為輸入變量定義循環(huán)碼計(jì)數(shù)器的狀態(tài)輸出量，函數(shù)關(guān)系為

邏輯修改的真值表如表2所示。