1　引　言

　　目前,實現(xiàn)微電路最常用的技術(shù)是使用MOS晶體管。隨著科學(xué)技術(shù)的發(fā)展,集成電路的集成密度不斷地在提高,MOS晶體管器件的尺寸也逐年縮小, 當(dāng)MOS管的溝道長度小到一定值之后,出現(xiàn)的短溝道效應(yīng)將對器件的特性產(chǎn)生影響,使其偏離傳統(tǒng)長溝道MOS管的特性

　　VHDL2AMS(Analog andMixed Signal)是一種高層次的混合信號硬件描述語言,它不僅支持對模擬系統(tǒng)的建模和仿真,而且支持對離散系統(tǒng)及數(shù)字模擬混合系統(tǒng)的建模和仿真。它對電路系統(tǒng)的描述既可以采用結(jié)構(gòu)描述,也可以采用行為描述,即只需要描述模型的行為,而不需要聲明模型是如何實現(xiàn)的。

　　2　工作原理

　　當(dāng)MOS管溝道縮短到一定程度,就會出現(xiàn)短溝道效應(yīng),其主要表現(xiàn)在MOS管溝道中的載流子出現(xiàn)速度飽和現(xiàn)象。在MOS管溝道較長、電場較小的情況下,載流子的速度正比于電場,即載流子的遷移率是個常數(shù)。然而在溝道電場強(qiáng)度很高情況下,載流子的速度將由于散射效應(yīng)而趨于飽和。載流子速度v與電場的關(guān)系可用以下關(guān)系式來近似:

　　其中μn 是遷移率, E是溝道水平方向的電場, Ec是速度飽和發(fā)生時的臨界電場。溝道水平方向的電場取決于UDS /L,對于短溝道MOS管,由于溝道長度L 比長溝道MOS管小得多,因此水平方向的電場也相應(yīng)大得多,隨著漏源電壓UDS的增加,很快就可以達(dá)到飽和點(diǎn)。因此在分析MOS管特性時,考慮到速度飽和效應(yīng),就不能沿用傳統(tǒng)長溝道MOS管的電流、電壓關(guān)系式,需要對其加以修正。

　　在線性區(qū),漏極電流的公式原來為

　　其中ID 為漏極電流, kp 為跨導(dǎo)系數(shù),W 為溝道寬度, L 為溝道長度, UT 為閾值電壓, UGS和UDS分別是柵極電壓和漏極電壓。

　　對于短溝道MOS管,應(yīng)該修正為

　　其中, K (UDS ) 因子考慮了速度飽和的因素。K(U)定義為:

　　UDS /L 可以理解為溝道中水平方向的平均電場,對于長溝道MOS管,由于L 較大, UDS /L 比Ec 小得多,因此K (UDS ) 接近于1, 而對于短溝道MOS 管,K (UDS )通常小于1,因此產(chǎn)生的漏極電流要比通常電流公式計算的值要小。在飽和區(qū),漏極電流的公式原來為

　　其中, K (UGS - UT )因子考慮了速度飽和的因素。在(UGS - UT ) /LEc 比1大得多的情況下, ID 與(UGS -UT )不再是長溝道MOS管中的平方關(guān)系,而接近于線性關(guān)系。