TMS320F2812通常能夠實現(xiàn)與常用外圍芯片的時序匹配，如RAM、D/A等；但是，當遇到讀、寫周期十分緩慢的輸入/輸出設備，如液晶顯示模塊、打印機、鍵盤時，就需要設計相應的外部硬件等待電路。本文對定點DSP芯片的外部接口時序進行分析和研究；著重探討TMS320F2812與液晶顯示模塊直接連接時的時序匹配問題，并提供相關解決方案。
關鍵詞 TMS320F2812 慢速外設 LMl9264A 時序控制

引 言
TMS320F2812(以下簡稱F2812)是美國德州儀器公司(TI公司)推出的C2000家族中最新一代產(chǎn)品。該芯片采用32位操作，大大提高了處理能力，主頻可以工作在150 MHz(時鐘周期可達6.67 ns)，其先進的內(nèi)部和外設結構使得該處理器主要用于大存儲設備管理、高性能的控制場合。較之C2000系列的其他產(chǎn)品，該芯片的時序操作更加靈活、獨立。為了進一步理解F2812和緩慢外設的接口和設計技術，有必要討論該芯片時序操作的特點。

1 F2812的讀寫時序特點
在F2812中，對外部器件的讀、寫訪問都是通過外部接口模塊XINTF來實現(xiàn)的。它類似于C240X的外部接口，但也作了三方面的改進。
①原來的TMS320LF240X系列，程序存儲空間、數(shù)據(jù)存儲空間和I/o空間都映射在相同的地址(0000～FFFF)，對它們的訪問是通過不同的指令來區(qū)分的；而在F2812中，外部接口模塊分成了5個固定的存儲映像區(qū)域：XZCS0、XZCSl、XZCS2、XZCS6、XZCS7，可尋址1 MB的片外存儲器空間，具有獨立的地址。
②F2812的每個XINTF區(qū)都有一個片選信號。其中，有地區(qū)域的片選信號在內(nèi)部是“與”在一起的，組成了一個共享的芯片選擇，比如XZCSo和XZXSl共享一個片選信號XZCSO、ANDI,XZCS6和XZCS7共享一個片選信號XZCS6XZCS7.在這種方式下，同一個外部器件可被連到兩個區(qū)，或者可以用外部譯碼邏輯來區(qū)分這兩個區(qū)。
③5個固定存儲映像區(qū)域的每一個區(qū)還可以分別對等待狀態(tài)數(shù)、讀寫選通信號的建立時間、激活時間和保持時間進行編程。

可編程的等待狀態(tài)、芯片選擇和可編程的選通時間使得該接口與外部存儲器及外設脫離了聯(lián)系，可以靈活、獨立地進行外部擴展。這里，對外部器件進行讀、寫訪問的基時鐘是xINTF內(nèi)部時鐘xTIMCLK。通過寫XINTF-CNJF2寄存器的XTIMCLK位，可以將該時鐘配置成與SYSCLK0UT相等和等于SYSCLKOUT的1/2，并且，對任何一個映射在XINTF區(qū)的外部器件進行讀、寫訪問都可劃分為建立、激活和跟蹤三個階段?？梢酝ㄟ^相應的XTIMINCO/1/2/6/7寄存器來設置這三個階段的周期，使之滿足系統(tǒng)的需要。F2812的讀寫時序如圖1、2所示。

由圖1、2可知，在建立階段，相應XINTF區(qū)的片選信號變?yōu)榈碗娖剑刂酚行?；默認情況下，該階段的周期為最大值——6個XTIMCLK周期。在激活階段，對外部器件進行訪問：在讀訪問時，讀選通信號(XRD)變低并將數(shù)據(jù)鎖入DSP；在寫訪問時，寫使能信號(XWE)變低并將數(shù)據(jù)放置在數(shù)據(jù)總線上。默認情況下，該階段的周期為最大值——14個XTIMCLKK。在跟蹤階段，讀或寫選通信號變回為高電平，但其地址仍保持有效。默認情況下，該階段的周期為最大值——6個XTIMCLK周期。

由此可得，F(xiàn)2812的讀、寫周期(激活階段)的最大值為14個XTIMCLK周期。如果將XTIMCLK的頻率設置為SYSCLKOUT的1/2，則讀、寫周期的最大值為180 ns；并且，其讀、寫操作數(shù)據(jù)的保持時間最大可以達到6個XTIMCLK周期——80 ns。因此，F(xiàn)2812能夠實現(xiàn)與常用外圍芯片的時序匹配，如RAM、D/A等；但是，當遇到讀、寫周期十分緩慢的輸入/輸出設備，如液晶顯示模塊、打印機、鍵盤時，就需要設計相應的外部硬件等待電路。

2 液晶顯示模塊的讀寫時序
以深圳市拓普微公司的LM19264A漢字圖形液晶顯示模塊為例，讀寫時序如圖3、4所示。

該液晶模塊的使能信號E的周期tcYc最小為1500 ns，使能信號脈沖寬度tWEH、twEL最小為700 ns。在E為高電平時，該液晶模塊處于讀、寫周期。如果采用直接控制方式，即CPU采用總線方式控制液晶模塊，DSP的讀、寫周期最大值為180 ns，而液晶模塊的讀、寫周期，即E的高電平信號，最小為700 ns。DSP的讀、寫時序不能滿足該液晶模塊的要求。如果采用間接的控制方式，即CPU采用并口方式控制液晶模塊，可以實現(xiàn)二者的時序匹配，但會降低接口效率。顯然，最好的方法就是設計相應的外部硬件等待電路來擴展DSP的讀、寫周期。