摘要：數(shù)字下變頻(Digital Down Converter or DDC)是軟件無線電的核心技術之一，本文首先介紹了數(shù)字下變頻的原理，然后主要討論了基于FPGA的數(shù)字下變頻實現(xiàn)結構，在Xilinx公司ISE10.1開發(fā)環(huán)境下，通過編寫Verilog程序和調(diào)用IP核相結合的方式研究了數(shù)字下變頻的FPGA實現(xiàn)方法，通過FPGA芯片Virtex-5 XC5VLX110T設計實現(xiàn)了數(shù)字下變頻器，并用Modelsim對各個模塊和整個系統(tǒng)進行仿真，結果表明，各個模塊和整個系統(tǒng)都能按要求工作，從而驗證了FPGA實現(xiàn)數(shù)字下變頻的正確性。

　　引言

　　軟件無線電是目前和未來無線通信系統(tǒng)的關鍵技術，其核心思想就是讓數(shù)字化處理盡量地靠近天線，從而將更多的處理通過數(shù)字的方式完成。軟件無線電強調(diào)體系結構的開放性和全面的可編程性。由于目前硬件還不成熟，不能實現(xiàn)理想的軟件無線電，通常采用折衷的帶通采樣的軟件無線電結構。因此，數(shù)字下變頻技術在這種形勢下應運而生，所以研究數(shù)字下變頻技術具有非常重要的意義。

　　數(shù)字下變頻是軟件無線電系統(tǒng)的重要組成部分，主要完成對信號的混頻、濾波、抽取和整形等工作，包括數(shù)字混頻模塊和抽取濾波模塊。在數(shù)字下變頻系統(tǒng)實現(xiàn)方案中，輸入的模擬中頻信號經(jīng)過高速A/D采樣數(shù)字化后與數(shù)控振蕩器產(chǎn)生的正交本振信號進行混頻，然后再由抽取濾波模塊進行處理，以輸出低速的低頻或基帶信號?，F(xiàn)場可編程門陣列(Field Programmable Gate Array-FPGA)是一種由用戶自行配置專用數(shù)字集成芯片，具有小型化、低功耗、可編程、數(shù)字化和快速方便實用的特點。FPGA的靈活性與高速處理的能力，使其由一種靈活的邏輯設計平臺發(fā)展為重要的信號處理元件，在各種軟件無線電產(chǎn)品中得到了廣泛的應用。

　　數(shù)字下變頻器結構

　　數(shù)字下變頻由數(shù)控震蕩器(NCO)，數(shù)字混頻器，濾波器組組成，射頻信號經(jīng)過下變頻成模擬中頻信號，模擬中頻信號經(jīng)過A/D轉換成數(shù)字中頻信號，NCO產(chǎn)生的兩路正交序列信號與數(shù)字中頻信號相乘，將數(shù)字中頻信號變?yōu)榱说皖l基帶信號，經(jīng)過濾波器組的抽取，濾波及整形后輸出低頻低速率的基帶信號送給后端的DSP處理器進行調(diào)制解調(diào)。這里的濾波器組由5級5倍抽取CIC濾波器、2倍抽取HB濾波器、FIR單倍濾波器組成。

　　數(shù)字下變頻器的FPGA實現(xiàn)

　　本設計選用Xilinx公司的Virtex-5 XC5VLX110T的FPGA開發(fā)系統(tǒng)，結合MATLAB預先對濾波器的指標進行仿真，然后在Xilinx公司的集成開發(fā)環(huán)境ISE10.1中進行Verilog語言編程和IP核的調(diào)用，并結合Mentor的子公司Model Tech出品的Modelsim進行仿真和驗證。

　　NCO的FPGA設計

　　數(shù)控震蕩器(NCO)的作用是產(chǎn)生兩路正交序列信號與中頻信號混頻，其設計的好壞直接關系到數(shù)字下變頻的性能，目前NCO的設計有查表法，CORDIC算法，以及重采樣法，本文采用基于查找法的DDS進行設計，通過ISE平臺調(diào)用IP core的辦法完成NCO設計，該本辦法快速，可操作性強。

　　設為DDS的輸出頻率，為輸入信號的采樣頻率，N為相位累加器的字長，則輸出信號頻率與頻率控制字M的關系為：

　　當M為1時，上式代表DDS的輸出頻率分辨率，即：