中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        FPGA與ASIC

        作者: 時(shí)間:2011-12-14 來(lái)源:電子產(chǎn)品世界 收藏

           具有不同的價(jià)值主張,在作出選擇前必須仔細(xì)評(píng)估。兩種種技術(shù)對(duì)比。這里介紹了 的優(yōu)勢(shì)與劣勢(shì):

        本文引用地址:http://www.antipu.com.cn/article/126977.htm

          

          

         

          過(guò)去 用于速度/復(fù)雜度/容量較低的設(shè)計(jì),而當(dāng)今的 FPGA 則可以輕松突破 500 MHz 的性能障礙。FPGA 能夠以更低的價(jià)格實(shí)現(xiàn)無(wú)可比擬的邏輯密度增加和眾多其它特性(如嵌入式處理器、DSP 模塊、時(shí)鐘技術(shù)和高速串行),現(xiàn)已幾乎成為任何設(shè)計(jì)的首選。

          FPGA 和 的設(shè)計(jì)流程對(duì)比

          

         

          由于設(shè)計(jì)邏輯已綜合到通過(guò)驗(yàn)證的定義好的 FPGA 器件上,這樣 FPGA 設(shè)計(jì)流程就避免了項(xiàng)目中既復(fù)雜又耗時(shí)的平面規(guī)劃、布局布線、時(shí)間分析以及掩碼/項(xiàng)目階段。

          然而,必要時(shí),Xilinx 還能夠提供先進(jìn)的布局規(guī)劃、層次化設(shè)計(jì)和時(shí)序工具,使用戶能夠?qū)⒁笞羁量痰脑O(shè)計(jì)的性能最大化

        fpga相關(guān)文章:fpga是什么




        關(guān)鍵詞: 賽靈思 ASIC FPGA

        評(píng)論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉