計數(shù)器/定時器的操作

　　如前所述，典型的多功能DAQ設備只有2個板載計數(shù)器，而智能DAQ則能在各條數(shù)字線上運行計數(shù)器功能。 數(shù)字I/O節(jié)點能夠在NI LabVIEW FPGA中利用名為單周期定時循環(huán)的專業(yè)結構，幫助用戶在2.5 MHz至200 MHz的特定頻率范圍內執(zhí)行代碼。 例如，借助40 MHz的時鐘，用戶可使用單周期定時循環(huán)，在各條數(shù)字線上創(chuàng)建40 MHz計數(shù)器。 圖12(下圖)展現(xiàn)了程序框圖的樣式。

　　圖12. 配有智能DAQ的簡單事件計數(shù)器

　　由于計算值基于U32(32位整數(shù))的數(shù)據類型被發(fā)送至顯示控件，該代碼便在FPGA芯片上生成了1個40 MHz的32位計數(shù)器。 用戶可對其進行數(shù)次復制與粘貼，令不同數(shù)字線上的多個計數(shù)器都能夠彼此完全并行地運行。 通過對智能DAQ中參數(shù)的設置可以實現(xiàn)定時器操作的自定義。 通過選擇，用戶能夠每隔2個上升沿便進行1次計數(shù)器遞增，甚至能基于計數(shù)寄存器的值觸發(fā)模擬采集。 許多復雜的計數(shù)器操作(如：有限脈沖序列生成和級聯(lián)式事件計數(shù))均需要使用2個計數(shù)器，這意味著使用典型多功能設備中的所有板載計數(shù)器。 在總共160條數(shù)字線的幫助下，智能DAQ硬件上定時器的最大數(shù)量很少受到I/O可用性的影響，而往往取決于FPGA芯片的大小。 由于NI LabVIEW代碼運行于硅芯片中，因而用戶無需“裝備”或“重新裝備”通用計數(shù)器，即能全面控制計數(shù)器的運行。

　　圖13(下圖)中的范例使用計數(shù)器，生成了一個連續(xù)脈沖序列并將暫停觸發(fā)器置于NI-DAQmx中。

　　圖13. 連續(xù)脈沖序列的生成和配有NI-DAQmx的暫停觸發(fā)器

　　在NI LabVIEW FPGA中，暫停觸發(fā)器無需接受配置，因為只需簡單的條件結構便能在硅芯片中實現(xiàn)相同的功能。 此處是通過智能DAQ運行時所展現(xiàn)的相同功能(圖14)。

　　圖14. 連續(xù)脈沖序列的生成和配有智能DAQ的暫停觸發(fā)器

　　在這種情況下，數(shù)字I/O線DIO0用作暫停觸發(fā)，而脈沖將在數(shù)字I/O線DIO1上生成并輸出。使用單周期定時循環(huán)可令各個脈沖獲得25 ns的分辨率，因為這將成為單個計時在使用40 MHz定時源時的值。

　　數(shù)字I/O應用

　　智能DAQ硬件提供多達160條硬件定時數(shù)字線，令諸多數(shù)字應用成為可能。 我們已經學習了如何使用數(shù)字I/O實現(xiàn)觸發(fā)、同步及計數(shù)器/定時器的運行，而智能DAQ還可用于誤碼率測試、數(shù)字模式匹配、脈沖寬度調制、正交編碼器和數(shù) 字通信協(xié)議。 自定義或標準形式的串行接口均能直接通過數(shù)字定時框圖編程來實現(xiàn)。 舉例說明，SPI便是一款與硬件組件(如：微控制器或ADC)進行通信時最常用的串口協(xié)議。 圖15(下圖)展現(xiàn)了在進行16位SPI通信時，3條必要數(shù)字線所對應的定時框圖。

　　圖15. SPI通信輸入定時框圖