基于JTAG邊界掃描方式的重構(gòu)控制器的設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
圖5為各狀態(tài)機(jī)個(gè)狀態(tài)下接口輸出波形，TCK、TMS、TDI時(shí)序和輸出值滿(mǎn)足JTAG掃描方式配置Virtex-4系列FPGA接口激勵(lì)要求。
本文引用地址：http://www.antipu.com.cn/article/105941.htm
本系統(tǒng)ARM工作時(shí)鐘為50MHz，TCK輸出為25MHz，為便于觀察，TAP_CFG部分狀態(tài)機(jī)中SDR狀態(tài)項(xiàng)實(shí)際由配置方案文件bit位數(shù)決定，仿真圖有所壓縮。
如果目標(biāo)板FPGA是Virtex-4 XC4VLX25，其配置方案文件為995KB，整個(gè)配置過(guò)程大約所需時(shí)間327ms。
結(jié)語(yǔ)
本文介紹的重構(gòu)控制器具有相對(duì)通用性，適用于對(duì)同一類(lèi)FPGA芯片實(shí)現(xiàn)可編程器件在系統(tǒng)配置，使得硬件信息(可編程器件的配置信息)也可以象軟件程序一樣被動(dòng)態(tài)調(diào)用或修改，從而動(dòng)態(tài)的改變電路的結(jié)構(gòu)和功能，對(duì)電路中出現(xiàn)的錯(cuò)誤和故障進(jìn)行實(shí)時(shí)動(dòng)態(tài)重構(gòu)，達(dá)到高可靠性的目的，有效節(jié)省邏輯資源，通過(guò)設(shè)計(jì)和仿真驗(yàn)證了此方法的可行性。
參考文獻(xiàn)：
[1] Xilinx, Virtex-4 Configuration Guide, UG071 (v1.5). 2007
[2] IEEE Std.1149.1—2001, Test Access Port and Boundary Scan Architecture[S], IEEE, 2001
[3] Xilinx, Configuration and Readback of the Spartan-II and Spartan-IIE Families[D]. 2002
[4] 趙蕙. 邊界掃描測(cè)試技術(shù)在遠(yuǎn)程實(shí)驗(yàn)系統(tǒng)中的應(yīng)用研究[D]. 江蘇大學(xué), 2005
[5] ARM. ARM9TDMI Technical Reference Manual[EB/OL]. 2008
評(píng)論