核查指令verilog 文章 進入核查指令verilog技術(shù)社區(qū)
采用通用核查指令降低Verilog設(shè)計中命題的復(fù)雜性
- 對于集成電路設(shè)計工程師來說，把設(shè)計要點用命題注釋可以提高程序的可讀性，但是這會引出在綜合過程中如何利用命題，并防止對命題綜合從而影響邏輯輸出的問題。本文比較了在Verilog 或 VHDL語言程序中不同的命題方法進行硬件設(shè)計驗證的優(yōu)點和缺點，所提出的白盒驗證工具能夠降低命題的復(fù)雜性。
- 關(guān)鍵字： 核查指令Verilog
| 共1條 1/1 1 |
核查指令verilog介紹
您好，目前還沒有人創(chuàng)建詞條核查指令verilog!
歡迎您創(chuàng)建該詞條，闡述對核查指令verilog的理解，并與今后在此搜索核查指令verilog的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對核查指令verilog的理解，并與今后在此搜索核查指令verilog的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473