iar embedded workbench for risc-v 文章進(jìn)入iar embedded workbench for risc-v技術(shù)社區(qū)

Aion Silicon贏得$12m RISC-V AI芯片設(shè)計(jì)

英國(guó)芯片設(shè)計(jì)公司 Aion Silicon（前身為 Sondrel）贏得了一個(gè) $12m 的項(xiàng)目，用于開發(fā)用于高性能計(jì)算（HPC）和人工智能（AI）應(yīng)用的 RISC-V 加速器。該項(xiàng)目涵蓋了從完整的 RTL 架構(gòu)和驗(yàn)證到可測(cè)試設(shè)計(jì)、物理實(shí)現(xiàn)和使用 RISC-V 開放指令集架構(gòu) （ISA）和矢量擴(kuò)展在前沿節(jié)點(diǎn)上流片的所有設(shè)計(jì)工作，以加速 AI 工作負(fù)載。Aion 已經(jīng)從設(shè)計(jì)服務(wù)（例如最近的視頻芯片 ASIC 合同）轉(zhuǎn)變?yōu)樘峁┤轿环?wù)的芯片供應(yīng)，包括與代工廠合作。它之前曾為“全球 HPC 競(jìng)賽需要
關(guān)鍵字： Aion Silicon RISC-V AI芯片

2025年嵌入式世界大會(huì)：萊迪思尖端FPGA解決方案

嵌入式世界大會(huì)（Embedded World）是世界上最大的展會(huì)之一，萊迪思和我們的生態(tài)系統(tǒng)合作伙伴在此次展會(huì)上展示了基于萊迪思FPGA的最新重大創(chuàng)新成果，廣泛應(yīng)用于汽車、工業(yè)和安全網(wǎng)絡(luò)邊緣應(yīng)用。如果您錯(cuò)過了這次展會(huì)，可以在本文中查看我們?cè)?025年嵌入式世界大會(huì)上的精彩瞬間。萊迪思榮獲嵌入式計(jì)算設(shè)計(jì)（ECD）“最佳產(chǎn)品”獎(jiǎng)在今年的嵌入式世界大會(huì)上，萊迪思的Nexus? 2小型FPGA平臺(tái)贏得了享有盛譽(yù)的ECD最佳產(chǎn)品獎(jiǎng)。與競(jìng)品相比，萊迪思Nexus 2在功耗和性能、互連和安全性方面都有顯著的優(yōu)勢(shì)。該平臺(tái)
關(guān)鍵字：嵌入式世界大會(huì) 萊迪思 FPGA Embedded World

服務(wù)器 CPU 芯片，有了新選擇

提到服務(wù)器 CPU 芯片，X86 和 ARM 架構(gòu)是大眾認(rèn)知中的「?？汀?。而最近，隨著一系列熱點(diǎn)事件的發(fā)布，基于 RISC-V 架構(gòu)的服務(wù)器 CPU 迅速「破圈」，闖入大眾視野。RISC-V 服務(wù)器 CPU，紛紛亮相RISC-V 架構(gòu)有著開源、指令精簡(jiǎn)和可擴(kuò)展的優(yōu)勢(shì)，在注重能效比的物聯(lián)網(wǎng)領(lǐng)域收獲頗豐。不過，這并不意味著 RISC-V 無(wú)法進(jìn)軍有更高性能要求的 PC 和服務(wù)器市場(chǎng)。如今，已有多家公司的 RISC-V 架構(gòu)服務(wù)器 CPU 芯片亮相。玄鐵C930阿里巴巴達(dá)摩院旗下品牌玄鐵，
關(guān)鍵字： RISC-V 服務(wù)器CPU

并行AI RISC-V編譯器進(jìn)入Alpha測(cè)試

芬蘭的 Flow Computing 已開始對(duì)其并行處理單元（PPU） AI 模塊的 RISC-V 編譯器進(jìn)行 alpha 測(cè)試。PPU 能夠通過使用編譯器使源代碼利用該架構(gòu)，將任何 CPU 架構(gòu)增加多達(dá) 100 倍。第一次目標(biāo)編譯表明，通過重新編譯現(xiàn)有代碼，可以顯著減少 RISC-V CPU 模型中常見的循環(huán)，達(dá)到 100 倍的預(yù)期性能。相比之下，只需將一些 CPU 內(nèi)核替換為 PPU，即可在不更改源代碼的情況下進(jìn)行 2 倍的改進(jìn)，而無(wú)需重新編譯。編譯器識(shí)別現(xiàn)有源代碼中可由 PPU 有效加速的并行元素
關(guān)鍵字：并行AI RISC-V 編譯器 Alpha測(cè)試

SemiDynamics詳細(xì)介紹了一體化 RISC-V NPU

西班牙的 SemiDynamics 開發(fā)了一種完全可編程的神經(jīng)處理單元（NPU） IP，它結(jié)合了 CPU、向量和張量處理，可為大型語(yǔ)言模型和 AI 推薦系統(tǒng)提供高達(dá) 256 TOPS 的吞吐量。Cervell NPU 基于 RISC-V 開放指令集架構(gòu)，可從 8 個(gè)內(nèi)核擴(kuò)展到 64 個(gè)內(nèi)核。這使設(shè)計(jì)人員能夠根據(jù)應(yīng)用的要求調(diào)整性能，從緊湊型邊緣部署中 1GHz 的 8 TOPS INT8 到數(shù)據(jù)中心芯片中高端 AI 推理中的 256 TOPS INT4。這是繼 12 月推出的一體化架構(gòu)之后發(fā)布的，本白皮書
關(guān)鍵字： SemiDynamics RISC-V NPU

E3650工具鏈生態(tài)再增強(qiáng)，IAR全面支持芯馳科技新一代旗艦智控MCU

全球嵌入式軟件開發(fā)解決方案領(lǐng)導(dǎo)者IAR與全場(chǎng)景智能車芯引領(lǐng)者芯馳科技正式宣布，IAR Embedded Workbench for Arm已全面支持芯馳E3650，為這一旗艦智控MCU提供開發(fā)和調(diào)試一站式服務(wù)，進(jìn)一步豐富芯馳E3系列智控芯片工具鏈生態(tài)，共同為客戶提供優(yōu)質(zhì)產(chǎn)品和高效的開發(fā)體驗(yàn)。IAR與芯馳科技是長(zhǎng)期合作伙伴，此前已全面支持芯馳科技E3系列車規(guī)MCU產(chǎn)品。芯馳E3系列是面向最新一代電子電氣架構(gòu)打造的智能車控產(chǎn)品，以完善的產(chǎn)品布局，覆蓋區(qū)域控制、車身控制、電驅(qū)、BMS電池管理、智能底盤、ADAS
關(guān)鍵字： E3650 工具鏈 IAR 芯馳科技智控MCU

RISC-V全家桶、Type-C全家桶...沁恒全系產(chǎn)品亮相上海慕展

4月15~17日，沁恒多維度、多層次的USB/Type-C/藍(lán)牙/以太網(wǎng)接口芯片和青稞RISC-V系列MCU/SoC亮相2025上海慕尼黑電子展，現(xiàn)場(chǎng)人氣火爆。RISC-V全家桶、Type-C全家桶等特色版塊，工業(yè)控制、物聯(lián)網(wǎng)、計(jì)算機(jī)手機(jī)周邊等場(chǎng)景專題，9大版面充分詮釋了沁恒對(duì)專業(yè)RISC-V玩家的定義：技術(shù)上一捅到底、產(chǎn)品上百花齊放，應(yīng)用上互連互通。一捅到底的技術(shù)處理器“核”技術(shù)是數(shù)據(jù)處理的關(guān)鍵，接口底層PHY“根”技術(shù)是信息交換的窗口。秉承由核到芯、由內(nèi)而外的全棧自研模式，沁恒青稞RISC-V貫穿了內(nèi)
關(guān)鍵字： RISC-V 沁恒上海慕展

重塑芯片規(guī)則，國(guó)內(nèi)RISC-V新突破

全球半導(dǎo)體產(chǎn)業(yè)競(jìng)爭(zhēng)日趨激烈，RISC-V（第五代精簡(jiǎn)指令集計(jì)算機(jī)）憑借開源等優(yōu)勢(shì)有望改寫芯片市場(chǎng)競(jìng)爭(zhēng)格局。隨著國(guó)際形勢(shì)不斷復(fù)雜化，RISC-V為中國(guó)在處理器設(shè)計(jì)領(lǐng)域?qū)崿F(xiàn)自主可控提供了一條加速路徑。近年，在政策支持、產(chǎn)業(yè)投資以及RISC-V架構(gòu)自身優(yōu)勢(shì)的共同推動(dòng)下，中國(guó)已成為全球RISC-V開發(fā)和應(yīng)用的主要中心，國(guó)內(nèi)RISC-V芯片正加速突圍崛起。RISC-V快速崛起，生態(tài)鏈蓬勃發(fā)展RISC-V誕生于2010年左右加州大學(xué)伯克利分校的一項(xiàng)學(xué)術(shù)研究，其初衷是創(chuàng)建一種現(xiàn)代、簡(jiǎn)潔、可擴(kuò)展且不受現(xiàn)有架構(gòu)（如ARM、
關(guān)鍵字：芯片規(guī)則 RISC-V

中國(guó)項(xiàng)目組目標(biāo)：在AMD Zen處理器上運(yùn)行RISC-V代碼

上個(gè)月，一個(gè) Google 安全研究人員團(tuán)隊(duì)發(fā)布了一個(gè)工具，該工具可以修改基于 Zen 微架構(gòu)的 AMD 處理器的微碼，即 Zentool。雖然這是一個(gè)安全漏洞，但對(duì)某些人來(lái)說(shuō)，這是一個(gè)機(jī)會(huì):來(lái)自中國(guó)某項(xiàng)目組的成員正在舉辦一項(xiàng)競(jìng)賽，旨在為 AMD 基于 Zen 的現(xiàn)代 CPU 開發(fā)微碼，使其能夠本地執(zhí)行 RISC-V 程序。最終目標(biāo)可能是使用現(xiàn)有的芯片構(gòu)建終極 RISC-V CPU。x86 是大約 48 年前開發(fā)的復(fù)雜指令集計(jì)算機(jī) （CISC）指令集架構(gòu) （ISA）。但是，
關(guān)鍵字： AMD Zen處理器 RISC-V 代碼

"合見工軟"助力"開芯院"RISC-V開發(fā)再升級(jí)

2025年4月9日——中國(guó)數(shù)字EDA龍頭企業(yè)上海合見工業(yè)軟件集團(tuán)有限公司（簡(jiǎn)稱“合見工軟”）與北京開源芯片研究院（簡(jiǎn)稱"開芯院"）宣布雙方就“香山”高性能開源RISC-V處理器項(xiàng)目深化技術(shù)合作的又一重要成果，依托合見工軟自主研發(fā)的全場(chǎng)景驗(yàn)證硬件系統(tǒng)UniVista Unified Verification Hardware System（UVHS），雙方成功實(shí)現(xiàn)“香山”第三代昆明湖架構(gòu)RISC-V處理器在16核大系統(tǒng)的軟硬件協(xié)同實(shí)測(cè)驗(yàn)證。此次技術(shù)突破顯著提升了處理器的開發(fā)驗(yàn)證效率，為后
關(guān)鍵字：合見工軟開芯院 RISC-V

用于安全關(guān)鍵系統(tǒng)認(rèn)證的 RISC-V 實(shí)施策略

對(duì)于使用基于 RISC-V 的平臺(tái)的開發(fā)人員，該架構(gòu)提供了獨(dú)特的功能，可幫助實(shí)現(xiàn)功能安全和信息安全目標(biāo)。例如，從開放式架構(gòu)到豐富的工具生態(tài)系統(tǒng)，安全關(guān)鍵型軟件團(tuán)隊(duì)看到了滿足 DO-178C 和 ISO 26262 準(zhǔn)則的好處，以及減少合規(guī)工作的機(jī)會(huì)。了解如何將 RISC-V 的模塊化、簡(jiǎn)單性和可擴(kuò)展性與行業(yè)標(biāo)準(zhǔn)對(duì)應(yīng)起來(lái)可能很困難。本文介紹了開發(fā)人員可以利用 RISC-V 實(shí)現(xiàn)認(rèn)證安全關(guān)鍵型系統(tǒng)的合規(guī)性的七種方式。降低系統(tǒng)復(fù)雜性RISC-V 的開放標(biāo)準(zhǔn)指令集架構(gòu) （ISA）與專有架構(gòu)相
關(guān)鍵字：安全關(guān)鍵系統(tǒng)認(rèn)證 RISC-V

國(guó)芯科技：超高性能RISC-V云安全芯片內(nèi)測(cè)成功

國(guó)芯科技(688262.SH)公告稱，公司基于RISC-V架構(gòu)多核CPU自主研發(fā)的超高性能云安全芯片CCP917T新產(chǎn)品于近日在公司內(nèi)部測(cè)試中獲得成功。國(guó)芯科技本次內(nèi)測(cè)成功的超高性能云安全芯片CCP917T，擁有超高的算法性能和接口帶寬，為云安全應(yīng)用場(chǎng)景下的數(shù)據(jù)處理提供高帶寬、低延遲、快響應(yīng)支撐。可以廣泛應(yīng)用于信息安全各個(gè)領(lǐng)域：● 需處理大規(guī)模加密數(shù)據(jù)流、虛擬化資源動(dòng)態(tài)分配，以及存儲(chǔ)加密服務(wù)的云計(jì)算● 超低時(shí)延、海量連接場(chǎng)景需高效密碼運(yùn)算的5G網(wǎng)絡(luò)● 需處理高并發(fā)交易、
關(guān)鍵字：國(guó)芯科技 RISC-V 云安全芯片

IAR攜手極海半導(dǎo)體，高效開發(fā)全球首款基于Cortex-M52的MCU

全球領(lǐng)先的嵌入式開發(fā)工具供應(yīng)商IAR與中國(guó)知名MCU供應(yīng)商極海半導(dǎo)體聯(lián)合正式宣布，IAR Embedded Workbench for Arm的最新版本現(xiàn)已全面支持極海G32R501系列實(shí)時(shí)控制MCU。G32R501是全球首款基于Arm? Cortex?-M52處理器雙核架構(gòu)的實(shí)時(shí)控制MCU，支持Arm Helium?矢量擴(kuò)展（M-profile Vector Extension, MVE）和極海自研的紫電數(shù)學(xué)指令擴(kuò)展單元等創(chuàng)新特性，可廣泛適用于新能源光伏、工業(yè)自動(dòng)化、新能源汽車、商業(yè)電源等高端應(yīng)用領(lǐng)域。
關(guān)鍵字： IAR 極海 Cortex-M52 MCU

IAR推動(dòng)嵌入式開發(fā)：云就緒、可擴(kuò)展的CI/CD和可持續(xù)自動(dòng)化

全球領(lǐng)先的嵌入式系統(tǒng)開發(fā)軟件解決方案供應(yīng)商IAR正式發(fā)布全新云就緒平臺(tái)，為嵌入式開發(fā)團(tuán)隊(duì)提供企業(yè)級(jí)的可擴(kuò)展性、安全性和自動(dòng)化能力。該平臺(tái)于在德國(guó)紐倫堡舉辦的embedded world 2025展會(huì)上正式亮相，標(biāo)志著將現(xiàn)代DevSecOps工作流集成到嵌入式軟件開發(fā)中已邁出了重要一步。實(shí)現(xiàn)嵌入式系統(tǒng)的可擴(kuò)展云端CI/CD隨著嵌入式系統(tǒng)的不斷演進(jìn)，開發(fā)團(tuán)隊(duì)在集成現(xiàn)代CI/CD流程的同時(shí)，面臨著日益增長(zhǎng)的可擴(kuò)展性、安全性與合規(guī)性要求。然而，傳統(tǒng)嵌入式軟件開發(fā)方式受制于固定的許可證模式和復(fù)雜的構(gòu)建環(huán)境，限制了敏
關(guān)鍵字： IAR 嵌入式開發(fā) 云就緒可持續(xù)自動(dòng)化

手搓一個(gè)16位RISC架構(gòu)CPU

今天給大家分享一個(gè)耗時(shí)又有趣的項(xiàng)目：手搓一個(gè)16位RISC架構(gòu)CPU。項(xiàng)目的起因是，作者在學(xué)習(xí)了MITx的 "計(jì)算結(jié)構(gòu) "課程后，發(fā)現(xiàn)好像自己做一個(gè)CPU也沒那么難。在掌握了電子學(xué)的初級(jí)知識(shí)和課程中介紹的概念之后，就開始設(shè)計(jì)想要做一個(gè)基于NMOS邏輯的RISC CPU。課程中介紹的是Beta CPU——有一個(gè)負(fù)載存儲(chǔ)，32位RISC架構(gòu)。為了節(jié)省空間、晶體管，少掉一點(diǎn)頭發(fā)，作者決定把自己的這個(gè)CPU減少到16位。注：MITx的"Computation Structures&q
關(guān)鍵字： RISC-V CPU

共627條 1/42 1 2 3 4 5 6 7 8 9 10 » ›|

iar embedded workbench for risc-v介紹

您好，目前還沒有人創(chuàng)建詞條iar embedded workbench for risc-v!
歡迎您創(chuàng)建該詞條，闡述對(duì)iar embedded workbench for risc-v的理解，并與今后在此搜索iar embedded workbench for risc-v的朋友們分享。創(chuàng)建詞條