EEPW首頁(yè) >>
主題列表 >>
dds+pll
dds+pll 文章 進(jìn)入dds+pll技術(shù)社區(qū)
TLi選擇FineSim SPICE作為模擬IC設(shè)計(jì)的標(biāo)準(zhǔn)驗(yàn)證工具
- 芯片設(shè)計(jì)解決方案供應(yīng)商微捷碼(Magma®)設(shè)計(jì)自動(dòng)化有限公司日前宣布，消費(fèi)電子產(chǎn)品全球供應(yīng)商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設(shè)計(jì)的標(biāo)準(zhǔn)驗(yàn)證工具。TLi是在對(duì)大量商用SPICE仿真產(chǎn)品進(jìn)行徹底詳盡的評(píng)估，結(jié)果顯示具有線性多CPU功能的FineSim SPICE提供了較傳統(tǒng)多線程仿真器快上一個(gè)數(shù)量級(jí)的運(yùn)行時(shí)間后才決定選用這款微捷碼軟件。 “我們?cè)O(shè)計(jì)著許多不同類型的
- 關(guān)鍵字： Magma FineSim PLL ADC/DAC 高速I/O
基于DDS技術(shù)的動(dòng)態(tài)偏振控制器驅(qū)動(dòng)電路研究
- 引 言
偏振控制器是一種重要的光器件，在光纖通信和傳感領(lǐng)域都有著廣泛的應(yīng)用。在光纖通信系統(tǒng)中，準(zhǔn)確地控制光纖中的偏振態(tài)，關(guān)系著系統(tǒng)的穩(wěn)定性和數(shù)據(jù)傳輸?shù)恼`碼率。然而在消偏型光纖陀螺中，準(zhǔn)確測(cè)量光的偏振 - 關(guān)鍵字： 驅(qū)動(dòng) 電路 研究 控制器 動(dòng)態(tài) DDS 技術(shù) 基于 FPGA
一種帶有LAN接口的DDS正弦函數(shù)發(fā)生器設(shè)計(jì)
- 本文基于LAN接口技術(shù)和DDS技術(shù)的優(yōu)點(diǎn)，設(shè)計(jì)了一臺(tái)函數(shù)發(fā)生器，通過(guò)本課題的研究和設(shè)計(jì)，得出了如下結(jié)論：本設(shè)計(jì)具有易組合、標(biāo)準(zhǔn)化、通用化、系統(tǒng)化的優(yōu)點(diǎn)，結(jié)構(gòu)簡(jiǎn)單、構(gòu)建靈活。采用直接數(shù)字合成技術(shù)和單片機(jī)技術(shù)相結(jié)合設(shè)計(jì)了正弦信號(hào)發(fā)生器，可產(chǎn)生高精度、高穩(wěn)定度的正弦信號(hào)，適合對(duì)波形要求較高的場(chǎng)合使用。
- 關(guān)鍵字： LAN DDS 接口 發(fā)生器
一種基于DDS和PLL技術(shù)本振源的設(shè)計(jì)與實(shí)現(xiàn)
- 現(xiàn)代頻率合成技術(shù)正朝著高性能、小型化的方向發(fā)展，應(yīng)用最為廣泛的是直接數(shù)字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數(shù)字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡(jiǎn)述用直接數(shù)字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設(shè)計(jì)的本振源的實(shí)現(xiàn)方案，重點(diǎn)闡述了系統(tǒng)的硬件實(shí)現(xiàn)，包括系統(tǒng)原理、主要電路單元設(shè)計(jì)等，并且對(duì)系統(tǒng)的相位噪聲和雜散性能做了簡(jiǎn)要分析，最后給出了系統(tǒng)測(cè)試結(jié)果。
- 關(guān)鍵字： DDS PLL
IDT 推出 Versacloc 計(jì)時(shí)器件新產(chǎn)品系列
- 致力于豐富數(shù)字媒體體驗(yàn)、提供領(lǐng)先的混合信號(hào)半導(dǎo)體解決方案供應(yīng)商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計(jì)時(shí)器件的最新產(chǎn)品系列。VersaClock III 器件是專為高性能消費(fèi)、電信、網(wǎng)絡(luò)和數(shù)據(jù)通信應(yīng)用設(shè)計(jì)的可編程時(shí)鐘發(fā)生器，可以更經(jīng)濟(jì)有效地在多個(gè)晶體和振蕩器之間進(jìn)行選擇。這些可編程計(jì)時(shí)解決方案對(duì)節(jié)省占板空間和保持功效非常關(guān)鍵，因其體積可能不允許全定制解決方案。多個(gè)具有各種不同需求的系統(tǒng)能夠整合成更少的
- 關(guān)鍵字： IDT VersaClock 可編程時(shí)鐘發(fā)生器 PLL
dds+pll介紹
您好，目前還沒(méi)有人創(chuàng)建詞條dds+pll!
歡迎您創(chuàng)建該詞條，闡述對(duì)dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對(duì)dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。 創(chuàng)建詞條
dds+pll電路
dds+pll相關(guān)帖子
dds+pll資料下載
dds+pll專欄文章
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會(huì)員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
京ICP備12027778號(hào)-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473