asic ip核 文章 進入asic ip核技術(shù)社區(qū)
pen-Silicon,MIPS科技和DolphinTechnology攜手實現(xiàn)TSMC 40nm 工藝下超過2.4GHz 的ASIC CPU性能
- 為數(shù)字消費、家庭網(wǎng)絡(luò)、無線、通信和商業(yè)應(yīng)用提供業(yè)界標(biāo)準(zhǔn)處理器架構(gòu)與內(nèi)核的領(lǐng)導(dǎo)廠商美普思科技公司(MIPS Technologies, Inc., 納斯達(dá)克代碼:MIPS)攜手Open-Silicon, Inc.和 Dolphin Technology 流片成功典型條件下超過 2.4GHz 的高性能 ASIC 處理器。這一針對臺積電參考流程簽核條件時序收斂評估的成果,將成為有史以來最高頻率的 ASIC 處理器之一,彰顯了公司構(gòu)建基于高性能處理器系統(tǒng)的業(yè)界領(lǐng)先技術(shù)。這種高性能 ASIC 處理器是 65nm
- 關(guān)鍵字: MIPS ASIC CPU
賽靈思與VSofts演示基于賽靈思FPGA的低延時實時H.264/AVC-I IP核壓縮解決方案
- 球可編程平臺領(lǐng)導(dǎo)廠商賽靈思公司與Vanguard Software Solutions 公司 (VSofts) 在 IBC2010 大會上聯(lián)合演示了 VSofts H.264/AVC-I IP 核的強大功能:能實現(xiàn)超低延時,且其現(xiàn)場可編程門陣列 (FPGA) 實施方案不僅符合國際電信聯(lián)盟 (ITU) 和 Panasonic AVC-Intra 標(biāo)準(zhǔn),而且還支持業(yè)界標(biāo)準(zhǔn)的編解碼器,能在實時視頻廣播應(yīng)用中確保源視頻到編碼視頻的最小延遲。 VSofts 市場營銷副總裁 Felix Nemirovsky
- 關(guān)鍵字: 賽靈思 FPGA IP核
2010年中國國際IP核推介會上海站舉辦在即
- 在工業(yè)和信息化部電子信息司的指導(dǎo)和國家集成電路公共服務(wù)聯(lián)盟的大力支持下,由工業(yè)和信息化部軟件與集成電路促進中心(CSIP)主辦,上海集成電路技術(shù)與產(chǎn)業(yè)促進中心承辦的2010年中國(上海)國際IP核推介會于9月17日在上海集成電路技術(shù)與產(chǎn)業(yè)促進中心1樓多功能廳舉行。 此次推介會將深入分析和探討我國IP核市場發(fā)展現(xiàn)狀,并重點推介接口類IP核技術(shù),來自各知名廠商的技術(shù)專家將與各位分享接口類IP的相關(guān)技術(shù)和應(yīng)用解決方案,推動我過IP及SoC市場的健康良性發(fā)展。同時,繼2010年中國國際IP核推介會北京站
- 關(guān)鍵字: IP核 嵌入式CPU
基于FPGA的仿真系統(tǒng)數(shù)據(jù)采集控制器IP核設(shè)計
- 現(xiàn)代模擬仿真技術(shù)[1]廣泛應(yīng)用在系統(tǒng)設(shè)計、系統(tǒng)分析以及教育訓(xùn)練中。在模擬過程中,存在大量向前端模擬裝...
- 關(guān)鍵字: IP核 仿真系統(tǒng) 數(shù)據(jù)采集 FPGA
系統(tǒng)設(shè)計師只是盲動的中間人嗎?
- 在嵌入式設(shè)計領(lǐng)域,系統(tǒng)設(shè)計被視為運用高層次算法建模技術(shù)和軟件語言來描述可編程設(shè)備中的電子系統(tǒng)。傳統(tǒng)上,系統(tǒng)設(shè)計通過片上系統(tǒng)(SoC)設(shè)計(包含ASIC及FPGA)來實現(xiàn),特別是FPGA越來越普遍。這種方法論面向軟件工程師,可以規(guī)避晦澀難懂的硬件描述語言(HDL),同時駕輕就熟地管理復(fù)雜的SoC系統(tǒng)。 在設(shè)計過程中,每個設(shè)計人員各司其職,所完成的各個設(shè)計部分最后被歸攏起來,構(gòu)成完整的產(chǎn)品設(shè)計。負(fù)責(zé)定義設(shè)計的各個組成部分并將其組合起來以滿足產(chǎn)品設(shè)計規(guī)范的人就是通觀產(chǎn)品開發(fā)全局的人,多數(shù)情況下是系統(tǒng)設(shè)
- 關(guān)鍵字: 嵌入式設(shè)計 SoC ASIC 201008
歐勝myZone技術(shù)為耳機和耳麥提供數(shù)字環(huán)境噪聲消除專用電路

- 歐勝微電子有限公司今日宣布推出編號為WM2002的創(chuàng)新型立體聲耳機驅(qū)動器,它是全球第一款可商業(yè)應(yīng)用的環(huán)境噪聲消除(ANC)特定用途集成電路(ASIC)。WM2002帶有歐勝革命性的myZone™數(shù)字環(huán)境噪音消除(ANC)技術(shù),它將確保全球電子制造商們?yōu)橄M者提供高性價比的、針對主流市場的、帶噪音消除的耳機和耳麥。 WM2002采用獨有的前饋噪音消除技術(shù),可提供同類最佳的數(shù)字ANC性能,最高的峰值主動環(huán)境噪音消除可達(dá)30dB。通過聲學(xué)實現(xiàn)手段,WM2002可主動消除頻率高達(dá)3.5K
- 關(guān)鍵字: 歐勝微電子 ASIC 驅(qū)動器 WM2002
賽靈思28納米FPGA明年量產(chǎn) 強攻ASIC陣地
- 現(xiàn)場可編程邏輯閘陣列芯片(FPGA)近年來加速取代特殊應(yīng)用芯片(ASIC)市場,F(xiàn)PGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產(chǎn)品,可望加速FPGA取代ASIC市場,賽靈思亞太區(qū)營銷及應(yīng)用總監(jiān)張宇清指出,28納米FPGA可大幅提升效能,并降低功耗與價格,拓展以往FPGA無法取代的ASIC市場,加速FPGA 市場的成長力道。 張宇清指出,F(xiàn)PGA要取代ASIC市場有4大障礙,包括需要提高更大的容量、更高的系統(tǒng)效能、更低的功耗與更低的成本,過去在40納米雖然已有
- 關(guān)鍵字: FPGA ASIC 28納米
DDR3存儲器接口控制器IP加速數(shù)據(jù)處理應(yīng)用
- DDR3存儲器系統(tǒng)可以大大提升各種數(shù)據(jù)處理應(yīng)用的性能。然而,和過去幾代(DDR和DDR2)器件相比,DDR3存儲器器件...
- 關(guān)鍵字: FPGA IP核 DDR3 數(shù)據(jù)處理
asic ip核介紹
您好,目前還沒有人創(chuàng)建詞條asic ip核!
歡迎您創(chuàng)建該詞條,闡述對asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對asic ip核的理解,并與今后在此搜索asic ip核的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
