基于FPGA的遠(yuǎn)程圖像采集系統(tǒng)設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對面交流
海量資料庫查詢
狀態(tài)機(jī)在FPGA內(nèi)部設(shè)計(jì)成兩部分，為組幀狀態(tài)機(jī)(外圈)和組行狀態(tài)機(jī)(內(nèi)圈)。其中組幀狀態(tài)機(jī)各狀態(tài)轉(zhuǎn)移順序及條件見圖4，各狀態(tài)占用時間可以通過組行狀態(tài)機(jī)中的行計(jì)數(shù)來控制，近而可以完成不同大小規(guī)格的圖像的接收。組幀狀態(tài)機(jī)共有6個狀態(tài)。
state0：空閑狀態(tài)(系統(tǒng)復(fù)位)。state1：幀有效期開始到行有效期開始之間的延時。state2：圖像幀有效期，state3：圖像參數(shù)幀有效期。state4：行有效期結(jié)束到幀有效期結(jié)束之間的延時。state5：幀無效期。Reset為輸入的狀態(tài)機(jī)復(fù)位信號，在系統(tǒng)復(fù)位狀態(tài)，如果用來啟動狀態(tài)機(jī)的信號StartMakeFrame = 1,狀態(tài)機(jī)開始工作，進(jìn)入系統(tǒng)下一狀態(tài)，組幀狀態(tài)機(jī)在各狀態(tài)轉(zhuǎn)移條件滿足時，依次進(jìn)入下一狀態(tài)，否則，保持在原狀態(tài)。
組行狀態(tài)機(jī)共有3個狀態(tài)。
stML_Idle：空閑狀態(tài)。stML_High：行有效期。stML_Low：行無效期。在外圈組幀狀態(tài)機(jī)的每個狀態(tài)中，包含n個組行狀態(tài)，所包含的組行狀態(tài)機(jī)中的行數(shù)即組幀狀態(tài)機(jī)各狀態(tài)所占用時間，組行狀態(tài)機(jī)和組幀狀態(tài)機(jī)啟動條件一致，同時啟動。
評論