假如IC設(shè)計(jì)的速度能夠加快數(shù)倍，那么擁有各種復(fù)雜功能的各類電子產(chǎn)品將再次改變我們的生活。

　　IC設(shè)計(jì)中設(shè)計(jì)與驗(yàn)證的流程通常需要數(shù)月甚至數(shù)年，其中的人工重新編碼的過程費(fèi)時(shí)且容易出錯(cuò)，Synopsys選擇這一環(huán)節(jié)為突破，開發(fā)出了Synphony高層次綜合EDA工具，通過其獨(dú)特的MATLAB語言、基于模型的解決方案，針對(duì)ASIC和FPGA芯片設(shè)計(jì)實(shí)現(xiàn)了10倍的設(shè)計(jì)與驗(yàn)證能力。

　　據(jù)Synopsys公司總監(jiān)Chris Eddington介紹，Synphony的創(chuàng)意來自被收購的Synplicity公司，經(jīng)歷了2年多的開發(fā)時(shí)間，積累了無數(shù)設(shè)計(jì)工程師的經(jīng)驗(yàn)與客戶的反饋，而今Synphony可以方便的幫助設(shè)計(jì)師快速直觀地從高層次浮點(diǎn)M碼的可綜合子集中獲得定點(diǎn)模型，然后優(yōu)化RTL，以滿足面積、速度和功耗的目標(biāo)。

　　“雖然來自工程師經(jīng)驗(yàn)的總結(jié)，但經(jīng)過匯總與驗(yàn)證，Synphony比單一的工程師思考得更加縝密，”Synopsys總監(jiān)陳俊麟說。今年年底，工程師們即將能夠體驗(yàn)到Synphony帶來的不一樣的設(shè)計(jì)流程。

　　4G時(shí)代，更多的功能將被集成于手機(jī)，這也為芯片的設(shè)計(jì)與驗(yàn)證帶來新的挑戰(zhàn)，EDA工具的革命必將助力于我們今天的信息時(shí)代。