Forte Design升級了Cynthesizer行為綜合方案，可提供更廣泛的生產(chǎn)ESL設(shè)計流程。Cynthesizer v2.5支持功率估計、形式驗證、模塊化接口IP、FPGA樣品及完整的設(shè)計報告子系統(tǒng)。這些新功率可使設(shè)計人員訪問關(guān)鍵的設(shè)計信息，簡化高層設(shè)計的采用，進一步提高設(shè)計質(zhì)量。 

　　在該公司與Sequence Design的合作下，Cynthesizer客戶可用Sequence的PowerTheater自動測量RTL及門電荷下的功耗。通過測量系統(tǒng)至網(wǎng)表設(shè)計過程的功率并報告功率估計，用戶可以權(quán)衡成本(區(qū)域)、性能及功率等指標，使其產(chǎn)品實現(xiàn)合適的RTL質(zhì)量。 

　　設(shè)計接口協(xié)議既耗時，又容易有錯誤發(fā)生。這款最新推出的Cynthesizer便于設(shè)計師將其可配置的模塊化接口與C、C++和SystemC設(shè)計模塊結(jié)合起來，創(chuàng)建可重復(fù)使用的接口IP。Cynthesizer可自動生成具有目標接口協(xié)議的最優(yōu)規(guī)劃和資源利用的RTL硬件描述。然后客戶可通過改變C代碼中的類型聲明實現(xiàn)各種接口的假設(shè)分析。 

　　升級版本還支持采用Cadence Design Encounter等角檢查器的RTL至門形式驗證。設(shè)計師們可自動驗證Cynthesizer后邏輯綜合網(wǎng)表生成的優(yōu)化RTL，以提供性能更穩(wěn)定的網(wǎng)表廣播完畢流。該功能可使設(shè)計師們迅速將Cynthesizer集成到現(xiàn)有ASIC和SoC設(shè)計流程中。