在美國舊金山舉行的的美國電氣與電子工程師學會（IEEE）國際電子器件會議（IEDM）上，來自飛利浦的研發(fā)專家發(fā)表了17余篇關于尖端半導體研發(fā)的論文，詳細介紹了飛利浦與比利時微電子研究中心（IMEC）以及Crolles2聯(lián)盟（飛利浦、飛思卡爾半導體和ST微電子/意法半導體的合作聯(lián)盟）共同開展的研發(fā)項目。這些論文主要介紹65納米和45納米節(jié)點的CMOS工藝開發(fā), 以及90納米節(jié)點射頻CMOS創(chuàng)紀錄的性能。飛利浦首要的關注點是開發(fā)先進的CMOS工藝，以滿足消費產品應用對經濟量產的生產要求。

飛利浦半導體技術合作總經理Fred van Roosmalen 表示：“如果不能以客戶要求的價格提供產品，即使擁有世界上最先進的半導體工藝也毫無意義。在消費電子領域，我們擁有豐富的經驗和資源，擁有世界級的研究基地和設施，同時與其他世界領先的半導體公司和研究機構保持緊密合作，這為飛利浦提供了諸多優(yōu)勢，不斷開發(fā)新的硅解決方案，以滿足消費電子產業(yè)對性價比的要求?！?

為推動Crolles2聯(lián)盟進一步進行工藝開發(fā)，飛利浦與IMEC在先進的CMOS技術領域開展緊密合作。 這一尖端的研究協(xié)作是針對CMOS定標帶來的嚴肅挑戰(zhàn)而開展的，使飛利浦繼續(xù)在半導體產業(yè)前沿中保持極具競爭力的領導地位。

正是由于半導體產業(yè)成功地驗證了摩爾定律，即固定面積硅芯片上的晶體管的數(shù)量大約每兩年增長一倍這一推測成為現(xiàn)實， DVD播放機、數(shù)碼相機和手機等日用品的成本才得以降低，性能才得以提高。盡管采用與目前類似的技術應該可以實現(xiàn)從90納米到65納米的過渡，但是，要達到ITRS技術藍圖中 45納米和32納米的目標，半導體產業(yè)還是面臨著相當大的挑戰(zhàn)。

通常，從一個CMOS技術節(jié)點過渡到下一個節(jié)點，所需的功耗會減少，但是，由于晶體管的閘極氧化層的厚度是與信道長度成正比的，如果氧化層的厚度僅及幾個原子的厚度，漏電問題可能反而增加所需功耗。此外，新材料的采用極大地提高了工藝的復雜性，比如采用高K電介質克服閘極漏電，采用低K電介質減弱互連電容，以及采用新的金屬替代多晶硅閘極。

因此，對于消費電子產業(yè)的半導體公司而言，技術進步始終與量產方法保持同步變得日益重要。除了強調領先的金屬和完全硅化閘極結構研究外，飛利浦在IEDM上發(fā)表的許多論文還驗證了將新材料或生產步驟對工藝復雜性和成本的影響最小化的方法。

另外一個新興半導體技術將發(fā)揮關鍵作用的重要領域是射頻應用。節(jié)點為90納米時，CMOS晶體管能提供卓越的射頻性能，能夠在移動通信和無線網絡的某些領域與硅雙極解決方案抗衡。在今年的IEDM上，飛利浦發(fā)表了一篇論文，力推其90納米射頻CMOS工藝突破記錄的性能，同時還發(fā)表了關于新的金屬發(fā)射器SiGe:C HBTs的論文。SiGe:C HBTs能夠使成本經濟的基于硅的收發(fā)器應用于毫米波(大于30 GHz)無線應用，還發(fā)表了關于利用新的基片分離技術改進片上無源器件的射頻性能以及實現(xiàn)射頻MOSFET器件建模的新方法的論文。

以下是飛利浦和IMEC在IEDM上發(fā)表的全部論文：

基線CMOS相關論文

* 采用0.75NA 193納米光刻構建包含高三閘極器件的0.314μm2 6T-SRAM 單元，用于45納米 節(jié)點應用
* 75納米閘極長度不包含電容器的DRAM 單元，以及用于高密度嵌入式存儲器的16納米完全絕緣硅器件
* 通過摻雜掃描調節(jié)工作函數(shù)及用于小于45納米節(jié)點的CMOS的相關效應鎳完全硅化閘極
* 45 納米物理閘極長度器件上的SPER 和 FUSI閘極產生的用于PMOS晶體管的非擴散接面和超暈輪效應
* 超薄閘極氧化層PMOSFET中的NBTI 的“On-the-fly”功能
* PRETCH：片上實現(xiàn)高K/金屬閘極和多重氧化的新方法
* 用于65納米技術節(jié)點的可延展工業(yè)300納米BEOL 集成演示
* 在多孔低K互聯(lián)中集成ALD TaN Barriers，用于45納米節(jié)點及更小節(jié)點的；緩解電子散射效應的解決方案
* 用于一般和低功率應用的常規(guī) 45納米CMOS 節(jié)點低成本平臺
* SON (Silicon-On-Nothing) 技術 CMOS平臺：高性能器件和 SRAM 單元
* 用于新型CMOS 器件架構的新的基于動態(tài)單元的性能指標
* 用于65納米CMOS 高性能低功耗平臺的閘極棧優(yōu)化
* 包含薄型SiON 驅動 1150μA/μm 和10nA/μm開路的45納米金屬閘極nMOSFET
* 前置放大超淺型接面中的電子鈍化/惰性化和硼擴散：間歇傳輸和F Co-Implant 控制

注：以上論文涉及到的研究，部分投資來自于歐盟的IST NANOCMOS項目（歐盟優(yōu)先開展的信息社會技術領域的綜合項目），部分來自MEDEA+架構。

射頻相關論文

* 金屬發(fā)射器SiGe:C HBTs
* 用于減少硅基片損耗的新型低成本熱穩(wěn)定過程： 實現(xiàn)大量硅技術的頻率極限方法
* 支線不均勻MOS 器件的電容建模