中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 牛人業(yè)話 > 小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘(上)

        小梅哥和你一起深入學(xué)習(xí)FPGA之?dāng)?shù)碼鐘(上)

        作者: 時間:2015-05-18 來源:網(wǎng)絡(luò) 收藏

          一、 實驗?zāi)康?/p>本文引用地址:http://www.antipu.com.cn/article/274342.htm

          實現(xiàn)數(shù)碼時鐘的功能,要求能夠進(jìn)行24時制時、分、秒的顯示,并能夠通過按鍵調(diào)整時間。

          二、 實驗原理

          通過對系統(tǒng)時鐘進(jìn)行計數(shù),獲得1S的標(biāo)準(zhǔn)信號,再以該信號為基礎(chǔ),進(jìn)行時、分、秒的計數(shù),通過數(shù)碼管將該計數(shù)值顯示出來,即可實現(xiàn)數(shù)字鐘的功能。同時可以使用獨立按鍵對時、分、秒計數(shù)器的初始值進(jìn)行設(shè)置,即可實現(xiàn)時間的設(shè)定。

          三、 硬件設(shè)計

          本實驗硬件電路簡單,用到了8個數(shù)碼管和4個獨立按鍵。硬件電路如下:

          

         

          圖3-1 數(shù)字鐘電路

          四、 架構(gòu)設(shè)計

          本實驗設(shè)計架構(gòu)模塊較多,下圖為數(shù)字鐘的架構(gòu):

          

         

          圖4-1 數(shù)字鐘實驗?zāi)K組織結(jié)構(gòu)圖

          由圖可知本實驗有16個輸出端口和6個輸入端口,各端口的意義如下

        fpga相關(guān)文章:fpga是什么




        關(guān)鍵詞: FPGA 數(shù)碼鐘

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉