從圖2中可以得知，當環(huán)路濾波帶寬為20kHz時，VCO所引起的相位噪聲占據(jù)了主導地位。芯片所引起的相位噪聲則被淹沒在總輸出噪聲之下。換句話說，當環(huán)路帶寬較窄(如20kH)的情況下，針對鎖相環(huán)輸出信號進行相位噪聲測試，其結果并不能真正地反映芯片輸出的相位噪聲。

　　設定環(huán)路濾波器帶寬為100kHz，相位裕度50°，其相位噪聲的仿真情況如圖3所示。

　　圖3環(huán)路帶寬為100kHz時的相位噪聲仿真

　　從圖3中可以得知，當環(huán)路濾波帶寬為100kHz時，VCO對于總相位噪聲的貢獻顯著地降低，芯片所引起的相位噪聲占據(jù)了主導地位，在10kHz以內(nèi)，總相位噪聲輸出的曲線基本與芯片所引起的相位噪聲重合。由此可以得知，當環(huán)路帶寬較寬(如 100kHz)的情況下，針對鎖相環(huán)輸出信號進行相位噪聲測試，其結果基本能真正反映芯片輸出的相位噪聲。

　　本文研究的ADF 4154的主要測試頻點為1.7452GHz(fPFD=25MHz，RSET=5.1k)，根據(jù)測試要求進行綜合的考慮，設定了環(huán)路帶寬75kHz，相位裕度50°的約束條件。在進行ADF 4153的外圍電路設計時，首先需要確認所使用的VCO型號及其標稱性能。然后再根據(jù)ADI公司提供的ADIsim-PLL軟件進行三階環(huán)路濾波器的設計。從軟件得出C1~C3、R2、R3的具體取值，再根據(jù)現(xiàn)有的標稱電容電阻值進行調(diào)整，反算出實際設計的環(huán)路帶寬及相位裕度。

　　由此，我們確定了環(huán)路濾波器中各個電容、電阻的取值，并設計了可用于ADF 4153芯片測試的電路原理圖，如圖4所示。VCO的輸出不僅需要連接外部頻譜儀進行測試，還需要通過電容反饋到ADF 4153的REFINA端，同時REFINA端還需要預留SMA頭用于射頻輸入頻率范圍及靈敏度測試。一個簡單的電阻網(wǎng)絡用于完成VCO輸出信號功率的再分配。

　　圖4環(huán)路濾波器及射頻電路設計

　　本文主要基于芯片測試目的，針對外圍電路中的環(huán)路濾波器設計來進行討論，文中給出了一種簡單、易行的工程化計算方法和流程，并對其進行了驗證測試，測試結果滿足芯片測試的需要。這種方法已經(jīng)應用于多款小數(shù)分頻頻率合成器的測試電路的設計中。