中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 測試測量 > 設計應用 > 種OTP存儲器片上時序信號產(chǎn)生電路的設計

        種OTP存儲器片上時序信號產(chǎn)生電路的設計

        作者: 時間:2012-09-03 來源:網(wǎng)絡 收藏
        當EN為低電平時,屏蔽ATD_OUT信號,電路不工作;
        當EN為高電平,但是ATD_OUT沒有低電平脈沖輸入(即地址信號沒有變化),電路不工作;
        當EN為高電平,且ATD_OUT有低電平脈沖輸入(即地址信號有變化),電路正常工作。下面介紹其工作原理,N0~N8代表NMOS管、P0~P6代表PMOS管。

        c.jpg


        第一,EN為高電平且ATD_OUT端口輸入低電平脈沖,則NET0上為低電平脈沖信號,低電平到來時先將P0、P1開啟,將NET1、NET2拉到VDD,使N2、N4開啟,從而將WOUT和NET3拉到GND,迫使N6管關斷;同時,NET0上的低電平脈沖經(jīng)過反相器INV0后使NET4為一個高電平脈沖,迫使N8開啟一個高電平脈沖寬度的時間(此處為2.5ns),將NET5拉到GND;因為P6是常開的,只要N6管關斷,NET5的電位就會逐漸被抬升,所以增加N8來放電NET5。



        評論


        技術專區(qū)

        關閉