摘要：為靈活方便地調試磁懸浮列車上眾多基于ＤＳＰ芯片的控制系統(tǒng)，介紹了一種基于ＣＡＮ總線的ＤＳＰ程序加載技術。該技術使對ＤＳＰ芯片程序的加載可以脫離仿真器而直接受控于列車的主控機。該技術可靠性高、使用靈活方便，具有很強的實用性。 關鍵詞：CAN總線 單片機 DSP HPI ISA 磁懸浮列車上有很多基于ＤＳＰ芯片的模塊和系統(tǒng)。目前， ＤＳＰ芯片程序的加載與運行都主要依賴于仿真器，而ＤＳＰ仿真器價格高、體積大，這使得磁懸浮列車系統(tǒng)的調試很不靈活方便；且這些基于ＤＳＰ芯片的系統(tǒng)一旦脫離仿真器就只能運行事前載入的單一的程序，也使系統(tǒng)的靈活性受到了很大的限制。 本文研究了ＤＳＰ芯片程序加載的基本原理，并根據(jù)這些原理，基于ＣＡＮ總線，實現(xiàn)了ＤＳＰ芯片程序的受控加載，使得ＤＳＰ芯片程序的加載與啟動可直接受控于上位主控機。由于主控機的靈活性很大，磁懸浮列車系統(tǒng)在調試時就可根據(jù)需要對其上各個控制模塊的主控ＤＳＰ芯片加載不同的程序，控制它的啟動運行，非常方便靈活。 １ ＣＡＮ總線的特點及工作原理 ＣＡＮＣｏｎｔｒｏｌ Ａｒｅａ Ｎｅｔｗｏｒｋ，即控制器局域網(wǎng)總線是一種有效支持分布式控制或定時控制的串行通訊網(wǎng)絡它以半雙工的方式工作一個節(jié)點發(fā)送信息多個節(jié)點接收信息實現(xiàn)了全分布式多機系統(tǒng)提高了數(shù)據(jù)在網(wǎng)絡中傳輸?shù)目煽啃?。其結構形式如圖１所示。ＣＡＮ總線的信息存取利用了廣播式的存取工作方式信息可以在任何時候由任何節(jié)點發(fā)送到空閑的總線上每個節(jié)點的ＣＡＮ總線接口必須接收總線上出現(xiàn)的所有信息因此各節(jié)點都設置有一個接收寄存器該寄存器接收信息然后根據(jù)信息標文符決定是否讀取信息包中的數(shù)據(jù)以判斷是否使用這一信息。 ＣＡＮ總線的特點是以通信數(shù)據(jù)塊編碼代替?zhèn)鹘y(tǒng)的地址編碼ＣＡＮ總線面向的是數(shù)據(jù)而不是節(jié)點這種方式的優(yōu)點是可使網(wǎng)絡內的節(jié)點個數(shù)在理論上不受限制加入或減少設備不影響整個系統(tǒng)的工作。基于ＣＡＮ總線的各種系統(tǒng)可以根據(jù)用戶需要任意改變節(jié)點數(shù)量。ＣＡＮ總線收發(fā)數(shù)據(jù)的長度最多為８個字節(jié)因而不存在占線時間問題可以保證通信的實時性通信速率最高可達１Ｍｂ／ｓ距離為４０ｍ最遠可達１０ｋｍ速率為５ｋｂ／ｓ。對通信介質的要求較低可以是光纖或同軸電纜甚至雙絞線。 ２ ＤＳＰ芯片的程序加載與運行原理 在本項技術中，ＤＳＰ的程序加載與啟動運行是通過對其ＨＰＩ ８位并行口的操作實現(xiàn)的。下面先簡單介紹一下ＤＳＰ的ＨＰＩ ８位并行口以及如何對它進行讀寫操作，然后介紹本文研究的這種ＤＳＰ程序加載技術。 ２．１ ＤＳＰ芯片的并口（ＨＰＩ）簡介 ＨＰＩ并行口的讀寫操作主要由ＤＳＰ的三個１６位寄存器控制，它們分別是：ＨＰＩＣＨＰＩ Ｃｏｎｔｒｏｌ Ｒｅｇｉｓｔｅｒ，控制寄存器、ＨＰＩＤＨＰＩ Ｄａｔａ Ｒｅｇｉｓｔｅｒ，數(shù)據(jù)寄存器、ＨＰＩＡＨＰＩ Ａｄｒｅｓｓ Ｒｅｇｉｓｔｅｒ，地址寄存器。寫ＨＰＩＣ寄存器控制ＨＰＩ并口的讀寫方式以及數(shù)據(jù)高低字節(jié)的讀寫順序等；寫ＨＰＩＡ寄存器控制寫入或讀出數(shù)據(jù)的具體地址（自增模式下２為數(shù)據(jù)寫入／讀出時的初始地址）；從ＨＰＩＤ直接寫入／讀出數(shù)據(jù)。 ＨＰＩ有兩種讀寫方式：普通模式下的讀寫按照ＨＰＩＡ的地址將ＨＰＩＤ的數(shù)據(jù)寫入內存或將該地址的數(shù)據(jù)讀入ＨＰＩＤ；自增模式下ＨＰＩＡ則是首地址，每次讀或寫操作后它都會自動指向下一個待讀寫的地址。 ２．２ ＤＳＰ芯片的程序加載與啟動 由ＣＣＳ編譯器生成的ＤＳＰ可執(zhí)行文件是一種．ｏｕｔ文件。本方法中首先調用ＴＩ公司提供的ｈｅｘ５００．ｅｘｅ程序，將其轉換為．ｈｅｘ文件３，這種．ｈｅｘ文件的組織結構具體如下： 它由一個一個的塊（ｂｌｏｃｋ）組成，每一個塊的第一個字節(jié)表示當前塊包含的待加載的有效數(shù)據(jù)的長度，第二、第三個字節(jié)表示這些有效數(shù)據(jù)寫入ＤＳＰ內存時的首地址，從第五個字節(jié)開始是待寫入ＤＳＰ內存的有效數(shù)據(jù)（第四個字節(jié)通常為０ｘ００，是無效數(shù)據(jù)），超出當前有效數(shù)據(jù)長度的數(shù)據(jù)不需要處理。需要注意的是，文件的結尾（也就是最后一個塊）的第一個字節(jié)的數(shù)據(jù)是０，表示當前塊為文件的結尾，其后的任何數(shù)據(jù)都是無效數(shù)據(jù)。 知道這種．ｈｅｘ文件的組織結構后，就可以分離出其中的有效數(shù)據(jù)，然后就可將這些有效數(shù)據(jù)寫入ＤＳＰ的內存。本技術是通過ＤＳＰ的ＨＰＩ口來完成寫操作的。具體如下： 首先對ＤＳＰ復位，清除原來的數(shù)據(jù)；然后在單片機的控制下從．ｈｅｘ文件讀出每次寫入的初始地址，從這些初始地址開始不斷地將有效數(shù)據(jù)寫入ＤＳＰ的內存；寫操作完成后，向ＤＳＰ的內存地址０ｘ００７ｆ寫數(shù)據(jù)０ｘ８０００，程序即啟動，開始執(zhí)行。 ３ 系統(tǒng)的組成 系統(tǒng)組成框圖如圖２所示。 ＩＳＡ插卡通過ＩＳＡ插槽與ＰＣ機（即相當于磁懸浮系統(tǒng)上的主控機）連接，受ＰＣ機的控制，接收來自ＰＣ機的數(shù)據(jù)，向ＰＣ機轉發(fā)收到的數(shù)據(jù)。插卡上有ＳＪＡ１０００芯片，通過它與ＰＣＢ板上的ＳＪＡ１０００實現(xiàn)數(shù)據(jù)交換。ＰＣＢ板上的ＳＪＡ１０００的數(shù)據(jù)／地址信號線與單片機的Ｐ０并口相連，同時Ｐ０并口也與ＤＳＰ的ＨＰＩ并口數(shù)據(jù)線ＨＤ０～７相連。在單片機的控制下，ＳＪＡ１０００接收來自ＰＣ機的數(shù)據(jù)，并將其通過Ｐ０并口發(fā)送給單片機，然后單片機再將這些數(shù)據(jù)通過ＨＰＩ發(fā)送給ＤＳＰ。 ４ 系統(tǒng)的實現(xiàn) ４．１ 硬件實現(xiàn) 根據(jù)系統(tǒng)組成框圖，各個具體模塊的硬件實現(xiàn)如圖３、圖４、圖５所示。 圖３為單片機的接口電路，并口Ｐ０與ＳＪＡ１０００的并行數(shù)據(jù)口Ｄ０～Ｄ７（如圖４所示）及ＤＳＰ的ＨＰＩ口（如圖５所示）相連，實現(xiàn)數(shù)據(jù)交換：ＳＪＡ１０００接收來自ＣＡＮ總線的數(shù)據(jù)，通過并行數(shù)據(jù)口Ｄ０～Ｄ７及Ｐ０口發(fā)送給單片機，單片機接收到數(shù)據(jù)并經(jīng)過處理后又通過Ｐ０口和ＨＰＩ口轉發(fā)給ＤＳＰ。 ＨＢＩＬ、ＨＣＴ０、ＣＨＴ１、ＨＲ／Ｗ為ＨＰＩ口的控制信號２，故ＨＰＩ的讀寫等操作都受控于單片機。 ＣＳＣＡＮ為ＳＪＡ１０００的選通信號，／ＲＳＴ為ＳＪＡ１０００與ＤＳＰ的復位信號；ＲＤ、ＷＲ分別為讀寫控制信號。 ４．２ 軟件實現(xiàn) ＰＣ機程序負責對．ｈｅｘ文件的分析，并根據(jù)分析結果，通過ＳＪＡ１０００，將每一個塊的“頭部”和有效數(shù)據(jù)有區(qū)別地向ＣＡＮ總線上發(fā)送，直到遇到文件結束符為止。 單片機控制程序負責接收從ＳＪＡ１０００上傳的ＣＡＮ總線上的數(shù)據(jù)，分析數(shù)據(jù)的性質（即該幀數(shù)據(jù)是“頭部”還是有效數(shù)據(jù)），然后通過ＤＳＰ芯片的ＨＰＩ并行口將有效數(shù)據(jù)正確地寫入相應的內存地址。 本文研究的這項技術提供了一種簡單易行、成本低廉的ＤＳＰ程序加載方法。這項技術具有高度的可靠性、靈活性和實用性。此項技術用于磁懸浮列車這樣一個復雜的ＤＣＳ系統(tǒng)后，能夠很好地控制列車上眾多基于ＤＳＰ芯片的系統(tǒng)的程序加載，并方便地對它們進行調試，使這些系統(tǒng)能根據(jù)不同的需要執(zhí)行不同的程序，取得了很好的效果。目前上海引進的磁懸浮列車也采用了此項在線調試技術。