中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 賽靈思三十周年專題 > 推動“可編程技術(shù)勢在必行”之趨勢

        推動“可編程技術(shù)勢在必行”之趨勢

        作者: 時間:2014-04-10 來源:電子產(chǎn)品世界 收藏

           二十五年以來,賽靈思公司始終處于可編程邏輯革命的前沿,引領(lǐng)平臺技術(shù)的發(fā)明和不斷升級。 在此期間,所扮演的角色也從僅僅用于設(shè)計原型膠合邏輯發(fā)展到在眾多應(yīng)用和市場中成為可替代ASIC和ASSP器件的高度靈活的解決方案。

        本文引用地址:http://www.antipu.com.cn/article/236273.htm

          對于那些希望在當今極度不穩(wěn)定的全球經(jīng)濟環(huán)境中成功競爭和生存的全球性系統(tǒng)廠商來說,賽靈思已經(jīng)成為從戰(zhàn)略上來說非常關(guān)鍵的因素。對于賽靈思公司以及我們的客戶來說,曾經(jīng)的可編程革命已經(jīng)演化成“可編程必技術(shù)勢在必行”(programmable imperative)的現(xiàn)實。

          可編程必技術(shù)勢在必行

          從客戶的角度來看,可編程技術(shù)勢在必行是企業(yè)少花錢多辦事、盡可能減少風險以及為了生存而保證產(chǎn)品差異化的需要。 本質(zhì)上就是追求同時滿足互相沖突的要求。這些看起來互相沖突的要求源于不斷演化的產(chǎn)品要求,如成本、功耗、性能和密度,以及不斷加劇的商業(yè)挑戰(zhàn),如市場窗口不斷縮小、易變的市場需求、有限的工程預(yù)算、不斷攀升的ASIC和ASSP沉沒工程成本、越來越高的復(fù)雜性以及不斷增加的風險。

          對賽靈思來說,要滿足對可編程技術(shù)勢在必行的需求需要從兩方面做工作。 首先是通過可編程硬件的不斷創(chuàng)新,在每個工藝結(jié)點在FPGA關(guān)鍵性能指標的每個方面(價格、功率、性能、密度、功能以及可編程能力)都提供業(yè)界領(lǐng)先的價值。 第二點就是要為客戶提供更簡單、更智能并且戰(zhàn)略上更可行的設(shè)計平臺,幫助他們在眾多行業(yè)中創(chuàng)建世界一流的基于FPGA的解決方案。這也就是賽靈思所稱的(targeted design platforms)。

          賽靈思提供了靈活性、可用性以及開發(fā)速度的完美組合。 簡要看一下的三層結(jié)構(gòu)就可以清晰地看到賽靈思是如何做到這一點的(參考圖1)。

          圖 1: 目標設(shè)計平臺(Targeted Design Platform)

          賽靈思目標設(shè)計平臺支持客戶用更少的時間完成應(yīng)用基礎(chǔ)部分,從而可以將更多的時間用于提供設(shè)計所獨有的價值。

          基礎(chǔ)平臺  基礎(chǔ)平臺是為賽靈思所有新硬件產(chǎn)品提供支撐的基礎(chǔ),同時也是所有賽靈思目標設(shè)計平臺的基礎(chǔ)。 因此,也是開發(fā)和運行客戶軟件應(yīng)用和硬件設(shè)計的最基礎(chǔ)的平臺。

          基礎(chǔ)平臺包括一組完好集成的、充分測試和認證的組件,可幫助客戶立即開始設(shè)計。

          這些基本組件包括:

          ? FPGA 硬件

          ? ISE Design Suite設(shè)計環(huán)境

          ? 第三方綜合、仿真和信號綜合工具

          ? 通用的參考設(shè)計,如存儲器接口和配置設(shè)計

          ? 用于運行參考設(shè)計的開發(fā)板

          ? 眾多應(yīng)用廣泛的IP,如GigE、Ethernet、存儲器控制器以及PCIe

          特定領(lǐng)域平臺

          目標設(shè)計平臺的下一層是領(lǐng)域?qū)S闷脚_。 領(lǐng)域?qū)S闷脚_通常在基礎(chǔ)平臺發(fā)布后三到六個月發(fā)布。每個領(lǐng)域?qū)S闷脚_瞄準賽靈思FPGA三大用戶群體中的一個群體:嵌入式處理開發(fā)人員,數(shù)字信號處理(DSP)開發(fā)人員,或邏輯/連接功能開發(fā)人員。 這也是目標設(shè)計平臺的真正威力開始顯現(xiàn)的地方。

          領(lǐng)域?qū)S闷脚_對基礎(chǔ)平臺進行的提升,通常集成了一組可預(yù)測的、可靠且智能的專用技術(shù),包括:

          ? 更高級設(shè)計方法學和工具

          ? 領(lǐng)域?qū)S玫那度胧?、DSP和連接功能IP

          ? 領(lǐng)域?qū)S玫拈_發(fā)硬件和子卡

          ? 針對嵌入式處理、連接功能和DSP而優(yōu)化的參考設(shè)計

          ? 操作系統(tǒng)(嵌入式處理所需的)和軟件

          這些平臺中的每個組件和單元都經(jīng)過了測試和認證,并且由賽靈思和合作伙伴提供支持。 利用合適的領(lǐng)域?qū)S闷脚_開始設(shè)計能夠節(jié)約數(shù)周甚至數(shù)月的開發(fā)時間。



        關(guān)鍵詞: xilinx FPGA 目標設(shè)計平臺

        評論


        相關(guān)推薦

        技術(shù)專區(qū)

        關(guān)閉