1．1．2 相位部分

　　相位寄存器的輸出通過相位調(diào)制器與相位控制字K相加，使最終的輸出產(chǎn)生一定的相位偏移θ，θ的值與相位控制字K與ROM中的數(shù)據(jù)有關(guān)。我們通過設(shè)置兩路信號的K值，使兩路信號有不同的相位偏移量，從而產(chǎn)生相位差△θ。設(shè)A路信號的控制字為K，B路信號的控制字為K’，考慮到FPGA的內(nèi)部資源，取512個采樣點(diǎn)，可得

　　通常我們只要改變控制字K就可以實(shí)現(xiàn)步進(jìn)調(diào)整。

　　1．2 DDS產(chǎn)生的軟件設(shè)計

　　1．2．1 FPGA軟件設(shè)計

　　FPGA負(fù)責(zé)接收由單片機(jī)送過來的頻率字與相位控制字，同時將波形在ROM中的數(shù)據(jù)送給DA轉(zhuǎn)換器進(jìn)行DA轉(zhuǎn)換，輸出正弦波、方波、三角波三種波形，通過調(diào)節(jié)DA轉(zhuǎn)換器的基準(zhǔn)電壓可調(diào)節(jié)輸出的正弦波、方波、三角波三種波形的幅度，利用按鍵可以設(shè)置一定范圍內(nèi)的頻率值和步進(jìn)值，并能實(shí)現(xiàn)波形間的任意切換，實(shí)現(xiàn)了頻率、步進(jìn)、幅度的任意調(diào)節(jié)。

　　1．2．2 單片機(jī)軟件設(shè)計

　　單片機(jī)軟件設(shè)計主要是負(fù)責(zé)接收鍵盤置入的頻率、步進(jìn)值、選擇波形并將其在液晶顯示屏中顯示和把各種控制信號和數(shù)據(jù)送到FPGA中。可設(shè)置任意頻率、任意步進(jìn)、波形切換等多種輸出方式，在此基礎(chǔ)上可擴(kuò)展為任意信號發(fā)生器，具體程序流程圖如圖3：

　　1．2．3 FPGA與單片機(jī)的通信

　　本系統(tǒng)設(shè)計中，F(xiàn)PGA與凌陽單片機(jī)采用串行輸入并行輸出的方式進(jìn)行通信。使用VHDL語言在EP2C20器件中利用D觸發(fā)器和移位寄存器接收凌陽單片機(jī)發(fā)送過來的頻率控制字和相位控制字，然后送入相位累加器。在FPGA與凌陽單片機(jī)通信中，單片機(jī)實(shí)行串行輸入，不斷地向FPGA送頻率控制字和相位控制字，送給FPGA實(shí)現(xiàn)相位累加。