埃米時代來臨，背面電軌（BSPDN）成為先進制程最佳解決方案，包括臺積電、英特爾、imec（比利時微電子研究中心）提出不同解方，鎖定晶圓薄化、原子層沉積檢測（ALD）及再生晶圓三大制程重點，相關(guān)供應(yīng)鏈包括中砂、天虹及升陽半導(dǎo)體等受惠。

背面電軌（BSPDN）被半導(dǎo)體業(yè)者喻為臺積電最強黑科技，成為跨入埃米時代最佳解決方案，預(yù)估2026年啟用。目前全球有三種解決方案，分別為imec的Buried Power Rail、Intel的PowerVia及臺積電的Super Power Rail。代工大廠皆開始透過設(shè)計技術(shù)協(xié)同優(yōu)化（DTCO）有效地安排互連，有望提早實現(xiàn)系統(tǒng)級晶圓。

業(yè)界人士分析，晶背供電有幾個技術(shù)突破點，其中，要對晶圓（wafer）背面進行打磨，令其薄到將近可以接觸電晶體，但同時，這樣會使wafer剛性大打折扣，因此在正面打磨完后，必須在wafer正面鍵合一片載體晶圓（carrier wafer），來承載背面制造過程；另像nTSV（納米硅穿孔），為要確保納米級孔中銅金屬涂布均勻，也需要更多設(shè)備協(xié)助檢測。

臺積電所采用方式最直接、有效，但代價是生產(chǎn)復(fù)雜且昂貴。為反映價值，臺積電在價格方面也進行調(diào)整，據(jù)悉先進制程部分已成功漲價，并在明年元月1日調(diào)漲，特別針對3/5納米AI產(chǎn)品線，調(diào)整5％～10％。

業(yè)界人士透露，這次臺積硬起來，向蘋果等眾多客戶反映價值，主要也是為應(yīng)對設(shè)計難度復(fù)雜化。

隨晶圓代工進入埃米時代，架構(gòu)、電路設(shè)計大幅度調(diào)整，為了在芯片表面積騰出更多空間，將供電移至背面已為主流共識；目前以英特爾的PowerVia和臺積電的Super Power Rail最具量產(chǎn)實力。

供應(yīng)鏈透露，打入臺積電后，等同晉級國際杯機會，因為臺積電是業(yè)界最高標準，國際大廠也會來尋求合作，相當于臺積電帶領(lǐng)眾多供應(yīng)鏈一同成長；業(yè)者指出，先進制程每家作法皆不同，在非規(guī)格品加持之下，量、價同步提升；由臺積電帶起的硅經(jīng)濟火車頭持續(xù)前進。