本篇應(yīng)用說明介紹了RL78族有關(guān)噪聲的注意事項(xiàng)及其對應(yīng)方法。本應(yīng)用說明中介紹的噪聲對應(yīng)方法僅作為通常的噪聲處理方法，在實(shí)際使用時(shí)，請?jiān)趯?shí)施本處理方法后對系統(tǒng)進(jìn)行詳細(xì)的評價(jià)。

目錄

1. 噪聲的相關(guān)注意事項(xiàng)

1.1 縮短布線長度

1.1.1 

引腳的布線

1.1.2 時(shí)鐘輸入/輸出引腳的布線

1.2 在VSS-VDD之間連接旁路電容器

1.3 模擬輸入引腳的布線處理

1.4 對諧振器的考慮

1.4.1 避開有大電流流過的信號線

1.4.2 避開有高速電平變化的信號線

1.5 輸入/輸出端口的處理

1. 噪聲的相關(guān)注意事項(xiàng)

1.1 縮短布線長度

電路板上的布線可能會成為接收噪聲信號的天線。因此，總的布線長度越短（mm單位），將噪聲信號引入單片機(jī)內(nèi)部的可能性就越低。

1.1.1 引腳的布線

要盡量縮短連接引腳的布線。特別是在引腳與VSS引腳之間連接電容時(shí)，以及復(fù)位集成電路與對應(yīng)的引腳連接時(shí)，一定要以最短的布線（20mm以內(nèi)）連接。

<理由>

輸入到引腳的復(fù)位信號的脈沖寬度要求有一定的時(shí)序，如果短于正常復(fù)位脈沖寬度的干擾信號輸入到引腳，那么在單片機(jī)完成內(nèi)部初始化之前復(fù)位被解除，導(dǎo)致程序失控。

圖1.1 引腳的布線

1.1.2 時(shí)鐘輸入/輸出引腳的布線

? 要盡量縮短連接時(shí)鐘輸入/輸出引腳的布線。

? 應(yīng)該以最短的布線（20mm以內(nèi)）連接諧振器電容的接地引線和單片機(jī)的VSS引腳。

圖1.2 時(shí)鐘輸入/輸出引腳的布線

<理由>

當(dāng)有噪聲干擾侵入時(shí)鐘輸入/輸出引腳時(shí)，時(shí)鐘的波形會發(fā)生紊亂，導(dǎo)致誤操作和失控。另外，如果噪聲使單片機(jī)的VSS電平和諧振器的VSS電平之間產(chǎn)生電位差，正確的時(shí)鐘會無法輸入到單片機(jī)。

1.2 在VSS-VDD之間連接旁路電容器

請按照下列條件，在VSS-VDD之間連接0.1uF左右的旁路電容器。

? VSS引腳—旁路電容器的布線長度應(yīng)該和VDD引腳—旁路電容器的布線長度相等。

? VSS引腳—旁路電容器的布線長度和VDD引腳—旁路電容器的布線長度一定要最短。

? VSS和VDD使用的布線要比其他信號線寬。

? 電源布線要經(jīng)由旁路電容器連接至VSS引腳和VDD引腳。

圖1.3 VSS-VDD之間的旁路電容器

1.3 模擬輸入引腳的布線處理

? 請?jiān)谀M輸入引腳連接的模擬信號線的盡可能靠近單片機(jī)的位置上，串聯(lián)100~1kΩ左右的電阻。

? 請?jiān)谀M輸入引腳與VSS引腳之間的盡可能靠近VSS引腳的位置上連接電容值在1000pF左右的電容。并且，模擬輸入引腳至電容的布線長度應(yīng)該和VSS引腳至電容的布線長度相等。

<理由>

一般來說，輸入模擬輸入引腳的信號通常都是從傳感器傳出來的。而用于檢測運(yùn)行情況的傳感器，多數(shù)都設(shè)置在遠(yuǎn)離安裝了單片機(jī)的電路板的位置，因此它與模擬輸入引腳之間的布線必然會變長。由于較長的布線會成為接收噪聲信號的天線，所以模擬輸入引腳很容易接收噪聲。

圖1.4 模擬信號線、電阻及電容

1.4 對諧振器的考慮

諧振器生成的時(shí)鐘信號是單片機(jī)運(yùn)行的基礎(chǔ)，因此要采取措施使諧振器不易受到其他信號的干擾。

1.4.1 避開有大電流流過的信號線

如果信號線中流過的電流值超過了單片機(jī)所能處理的電流值范圍，則需要將其設(shè)置在距離單片機(jī)（特別是諧振器）盡可能遠(yuǎn)的位置。

<理由>

單片機(jī)系統(tǒng)中分布著許多用來控制電機(jī)、LED和熱敏頭的信號線。當(dāng)這些信號線中流過大電流時(shí)，會因相互之間的感應(yīng)而產(chǎn)生噪聲。

圖1.5 有大電流流過的信號線的布線

1.4.2 避開有高速電平變化的信號線

有高速電平變化的信號線要設(shè)置在盡可能遠(yuǎn)離諧振器和諧振器的布線區(qū)域。另外，有高速電平變化的信號線不能與時(shí)鐘相關(guān)的信號線和其他容易受到噪聲影響的信號線平行或交叉。

<理由>

有高速電平變化的如TO01引腳的信號在發(fā)生上升或下降的電平變化時(shí)，會給其他信號線帶來干擾。特別是如果與時(shí)鐘相關(guān)的信號線交叉，時(shí)鐘波形會發(fā)生紊亂，導(dǎo)致誤操作和失控。

圖1.6 有高速電平變化的信號線的布線

1.5 輸入/輸出端口的處理

輸入/輸出端口要按照以下要求，從硬件和軟件兩個(gè)方面進(jìn)行處理。

硬件方面

? 要在連接輸入/輸出端口的信號線的盡可能靠近單片機(jī)的位置上串聯(lián)100Ω以上的電阻。

軟件方面

? 輸入端口應(yīng)通過程序反復(fù)多次進(jìn)行讀取，確定電平一致。

? 由于輸出端口可能會因噪聲的影響反相輸出數(shù)據(jù)，因此每隔一定的周期就要進(jìn)行端口寄存器的再寫入。

? 每隔一定的周期進(jìn)行控制端口功能的寄存器的再寫入。

圖1.7 輸入/輸出端口的處理