比利時微電子研究中心（imec）于2022年IEEE國際超大規(guī)模集成電路技術研討會（VLSI Symposium），發(fā)表了一顆具備微縮能力的神經訊號讀取芯片，主打世界最小尺寸的訊號紀錄信道，可用于神經醫(yī)學實驗，同步擷取神經元的局部場電位與動作電位。

該微芯片采用創(chuàng)新的模擬數(shù)字轉換架構，透過交流耦合一階差量三角積分（AC-coupled 1st order delta-delta-sigma architecture）的調變設計，可以將微弱的神經模擬訊號低失真轉換至數(shù)字訊號。超小型信道能直接將輸入訊號進行數(shù)字化，可望突破現(xiàn)有技術，打造出更高分辨率的生物感測工具。

用來開發(fā)多信道人機接口的芯片設計要求嚴苛，低功耗和小尺寸成為關鍵挑戰(zhàn)。近期出現(xiàn)了多種創(chuàng)新的讀取電路設計，滿足上述需求的同時，也要顧及像是噪聲抑制、直流電壓偏移校正、輸入訊號范圍等性能考慮。然而，要在這些性能指針之間做出取舍并不容易。直接數(shù)字化（direct digitization）的前端電路在靠近訊號源的那端直接將輸入訊號進行模擬數(shù)字轉換，據(jù)研究顯示，這很可能可以大幅減少所需尺寸，但功耗可能居高不下，在帶寬或直流電壓偏移校正方面，效能也有限。

imec此次發(fā)表的神經訊號讀取芯片具備增強型數(shù)字化性能，與imec開發(fā)的Neuropixels探針相比，展現(xiàn)了更佳的抗躁、功耗與尺寸表現(xiàn)，同時利用交流耦合的差量三角積分調變器，增加訊號感測的動態(tài)范圍（dynamic range）與直流電壓的偏移容差。

imec人機接口電路（the Circuits for Neural Interfaces Team）研究計劃主持人Carolina Mora Lopez表示，此次開發(fā)的電路設計成功整合了交流耦合與直接數(shù)字化技術，實現(xiàn)接近系統(tǒng)電壓極限（rail-to-rail）的直流電壓偏移校正功能，輸入訊號范圍也增加至43mVpp，勝過其他的交流耦合設計。這些性能至關重要，不僅能避免通道達到飽和，還能容許受到動作或刺激干擾而產生的訊號失真現(xiàn)象。在訊號輸入端采用交流耦合設計還能進一步降低功耗，因為只有交流訊號會進行數(shù)字化，因此每通道的總功率僅有8.34μW。

差量三角積分架構還能實現(xiàn)數(shù)字訊號具備的多數(shù)功能，例如抗迭頻失真的濾波功能。因此，利用22nmFD-SOI制程這類高度微縮化的技術，就可能把通道尺寸大幅微縮至0.005平方厘米（mm2），并提升訊號質量。

Carolina Mora Lopez總結，此次發(fā)表的最新電路設計具備微縮化與高度數(shù)字化的特色，能夠縮小芯片尺寸并減少功耗，也展現(xiàn)了同步擷取神經訊號的優(yōu)異性能，為開發(fā)更小尺寸的多電極探針鋪平道路，推進神經科學研究發(fā)展。