考慮沖擊環(huán)境下定時器會遇到的問題,并分析了單一的晶體振蕩器和諧振振蕩器都不能很好地滿足抗沖擊性和高精度兩方面要求,因此提出了一種基于FPGA設(shè)計的雙振蕩定時器。此定時器能有效地解決爆破作業(yè)中延時雷管起爆精度和抗沖擊性能之間的矛盾。更主要的是CPLD的時序比集成芯片更加容易控制。在FPGA實現(xiàn),該設(shè)計的定時精度達到納秒級,很好地滿足系統(tǒng)性能要求。本方法具有結(jié)構(gòu)簡單、成本低、可靠性高、精度高等優(yōu)點。

基于FPGA雙振蕩電路定時器的設(shè)計.pdf