SDRAM工作原理及S3C2410 SDRAM控制器配置方法
加入技術交流群
1.SDRAM的工作原理。
2.HY57V561620 SDRAM介紹。
3.S3C2410和HY57V561620的接線方法。
4.S3C2410 SDRAM控制器的配置方法。
5.SDRAM控制時序分析
這5個方面來幫助初學者了解SDRAM。文章分為2篇，第1篇講解前3個知識點，第2篇講解后2個。
一、SDRAM的工作原理
SDRAM之所以成為DRARM就是因為它要不斷進行刷新（Refresh）才能保留住數(shù)據(jù)，因此它是DRAM最重要的操作。
那么要隔多長時間重復一次刷新呢？目前公認的標準是，存儲體中電容的數(shù)據(jù)有效保存期上限是64ms（毫秒，1/1000秒），也就是說每一行刷新的循環(huán)周期是64ms。這樣刷新速度就是：行數(shù)量/64ms。我們在看內存規(guī)格時，經(jīng)常會看到4096 Refresh Cycles/64ms或8192 Refresh Cycles/64ms的標識，這里的4096與8192就代表這個芯片中每個Bank的行數(shù)。刷新命令一次對一行有效，發(fā)送間隔也是隨總行數(shù)而變化，4096行時為15.625μs（微秒，1/1000毫秒），8192行時就為7.8125μs。HY57V561620為8192 refresh cycles / 64ms。
SDRAM是多Bank結構，例如在一個具有兩個Bank的SDRAM的模組中，其中一個Bank在進行預充電期間，另一個Bank卻馬上可以被讀取，這樣當進行一次讀取后，又馬上去讀取已經(jīng)預充電Bank的數(shù)據(jù)時，就無需等待而是可以直接讀取了，這也就大大提高了存儲器的訪問速度。
為了實現(xiàn)這個功能，SDRAM需要增加對多個Bank的管理，實現(xiàn)控制其中的Bank進行預充電。在一個具有2個以上Bank的SDRAM中，一般會多一根叫做BAn的引腳，用來實現(xiàn)在多個Bank之間的選擇。
SDRAM具有多種工作模式，內部操作是一個復雜的狀態(tài)機。SDRAM器件的引腳分為以下幾類。
（1）控制信號：包括片選、時鐘、時鐘使能、行列地址選擇、讀寫有效及數(shù)據(jù)有效。
（2）地址信號：時分復用引腳，根據(jù)行列地址選擇引腳，控制輸入的地址為行地址或列地址。。
（3）數(shù)據(jù)信號：雙向引腳，受數(shù)據(jù)有效控制。
SDRAM的所有操作都同步于時鐘。根據(jù)時鐘上升沿控制管腳和地址輸入的狀態(tài)，可以產生多種輸入命令。
模式寄存器設置命令。
激活命令。
預充命令。
讀命令。
寫命令。
帶預充的讀命令。
帶預充的寫命令。
自動刷新命令。
自我刷新命令。
突發(fā)停命令。
空操作命令。
根據(jù)輸入命令，SDRAM狀態(tài)在內部狀態(tài)間轉移。內部狀態(tài)包括模式寄存器設置狀態(tài)、激活狀態(tài)、預充狀態(tài)、寫狀態(tài)、讀狀態(tài)、預充讀狀態(tài)、預充寫狀態(tài)、自動刷新狀態(tài)及自我刷新狀態(tài)。
SDRAM支持的操作命令有初始化配置、預充電、行激活、讀操作、寫操作、自動刷新、自刷新等。所有的操作命令通過控制線CS#、RAS#、CAS#、WE#和地址線、體選地址BA輸入。
1、行激活
行激活命令選擇處于空閑狀態(tài)存儲體的任意一個行，使之進入準備讀/寫狀態(tài)。從體激活到允許輸入讀/寫命令的間隔時鐘節(jié)拍數(shù)取決于內部特征延時和時鐘頻率。HY57V561620內部有4個體，為了減少器件門數(shù)，4個體之間的部分電路是公用的，因此它們不能同時被激活，而且從一個體的激活過渡到另一個體的激活也必須保證有一定的時間間隔。
2、預充電
預充電命令用于對已激活的行進行預充電即結束活動狀態(tài)。預充電命令可以作用于單個體，也可以同時作用于所有體（通過所有體預充電命令）。對于猝發(fā)寫操作必須保證在寫入預充電命令前寫操作已經(jīng)完成，并使用DQM禁止繼續(xù)寫入數(shù)據(jù)。預充電結束后回到空閑狀態(tài)，也可以再次被激活，此時也可以輸入進入低功耗、自動刷新、自刷新和模式設置等操作命令。
預充電中重寫的操作與刷新操作一樣，只不過預充電不是定期的，而只是在讀操作以后執(zhí)行的。因為讀取操作會破壞內存中的電荷。因此，內存不但要每64ms刷新一次，而且每次讀操作之后還要刷新一次。
3、自動預充電
如果在猝發(fā)讀或猝發(fā)寫命令中，A10/AP位置為“1”，在讀寫操作完成后自動附加一個預充電動作。操作行結束活動狀態(tài)，但在內部狀態(tài)機回到空閑態(tài)之前不能給器件發(fā)送新的操作命令。
4、猝發(fā)讀
猝發(fā)讀命令允許某個體中的一行被激活后，連續(xù)讀出若干個數(shù)據(jù)。第一個數(shù)據(jù)在經(jīng)過指定的CAS延時節(jié)拍后呈現(xiàn)在數(shù)據(jù)線上，以后每個時鐘節(jié)拍都會讀出一個新的數(shù)據(jù)。猝發(fā)讀操作可以被同體或不同體的新的猝發(fā)讀/寫命令或同一體的預充電命令及猝發(fā)停止命令中止。
5、猝發(fā)寫
猝發(fā)寫命令與猝發(fā)讀命令類似，允許某個體中的一行被激活后，連續(xù)寫入若干個數(shù)據(jù)。第一個寫數(shù)據(jù)與猝發(fā)寫命令同時在數(shù)據(jù)線上給出，以后每個時鐘節(jié)拍給出一個新的數(shù)據(jù)，輸入緩沖在猝發(fā)數(shù)據(jù)量滿足要求后停止接受數(shù)據(jù)。猝發(fā)寫操作可以被猝發(fā)讀/寫命令或DQM數(shù)據(jù)輸入屏蔽命令和預充電命令或猝發(fā)停止命令中止。
6、自動刷新
由于動態(tài)存儲器存儲單元存在漏電現(xiàn)象，為了保持每個存儲單元數(shù)據(jù)的正確性，HY57V561620必須保證在64ms內對所有的存儲單元刷新一遍。一個自動刷新周期只能刷新存儲單元的一個行，每次刷新操作后內部刷新地址計數(shù)器自動加“1”。只有在所有體都空閑（因為4個體的對應行同時刷新）并且未處于低功耗模式時才能啟動自動刷新操作，刷新操作執(zhí)行期間只能輸入空操作，刷新操作執(zhí)行完畢后所有體都進入空閑狀態(tài)。該器件可以每間隔7.8μs執(zhí)行一次自動刷新命令，也可以在64ms內的某個時間段對所有單元集中刷新一遍。
7、自刷新
自刷新是動態(tài)存儲器的另一種刷新方式，通常用于在低功耗模式下保持SDRAM的數(shù)據(jù)。在自刷新方式下，SDRAM禁止所有的內部時鐘和輸入緩沖（CKE除外）。為了降低功耗，刷新地址和刷新時間全部由器件內部產生。一旦進入自刷新方式只有通過CKE變低才能激活，其他的任何輸入都將不起作用。給出退出自刷新方式命令后必須保持一定節(jié)拍的空操作輸入，以保證器件完成從自刷新方式的退出。如果在正常工作期間采用集中式自動刷新方式，則在退出自刷新模式后必須進行一遍（對于HY57V561620來說，8192個）集中的自動刷新操作。
8、時鐘和時鐘屏蔽
時鐘信號是所有操作的同步信號，上升沿有效。時鐘屏蔽信號CKE決定是否把時鐘輸入施加到內部電路。在讀寫操作期間，CKE變低后的下一個節(jié)拍凍結輸出狀態(tài)和猝發(fā)地址，直到CKE變高為止。在所有的體都處于空閑狀態(tài)時，CKE變低后的下一個節(jié)拍SDRAM進入低功耗模式并一直保持到CKE變高為止。
9、DQM操作
DQM用于屏蔽輸入輸出操作，對于輸出相當于開門信號，對于輸入禁止把總線上的數(shù)據(jù)寫入存儲單元。對讀操作DQM延遲2個時鐘周期開始起作用，對寫操作則是當拍有效。
HY57V561620命令表如下圖所示：
二、HY57V561620 SDRAM介紹
1、HY57V561620的結構
HY57V561620存儲容量為4M×4bank×16位（32M字節(jié)），工作電壓為3.3V，常見封裝為54腳TSOP，兼容LVTTL接口，支持自動刷新（Auto-Refresh）和自刷新（Self-Refresh），16位數(shù)據(jù)寬度。
HY57V561620引腳分布如圖2-1所示。
HY57V561620引腳信號描述
更具體的內容可參考HY57V561620的用戶手冊。
三、S3C2410和HY57V561620的接線方法
華清遠見教學用的S3C2410開發(fā)板上使用的SDRAM的型號是HY57561620。規(guī)格是：
4Banks*4M*16Bit。采用兩片SDRAM組成32位64M的內存空間。
1、確定BA0、BA1的接線
在S3C2410的Table 5-2. SDRAM Bank Address Configuration給出了SDRAM接線的參考方法。
上表中各段含義及和我們平臺的對應：
Bank Size: 每個Bank的大小 （HY57561620是4M*16=64MB）Bus Width: 總線寬度 （兩顆HY57561620，32位）
Base Component：個體容量 （256Mb）
Memory Configration：內存配置 (（4M*16*4banks）*2ea )
所以Bank Address對應A[25:24]，此處確定了HY57561620的BA0和BA1和S3C2410之間的接線。
2、確定其它接線
上圖是S3C2410手冊中給出的參考接線，通過這個圖可以確定HY57561620和S3C2410之間除BA0、BA1的所有其它接線。本例中，詳細的接線方法如“接線原理圖”小節(jié)。
3、接線原理圖
引腳描述如下：
nSRAS：SDRAM行地址選通信號
nSCAS：SDRAM列地址選通信號
nGCS6：SDRAM芯片選擇信號（選用Bank6作為sdram空間，也可以選擇Bank7）
nWBE[3:0]：SDRAM數(shù)據(jù)屏蔽信號
SCLK0[1]：SDRAM時鐘信號
SCKE：SDRAM時鐘允許信號
DATA[0:31]:32位數(shù)據(jù)信號
ADDR[2:14]:行列地址信號
ADDR[25:24]:bank選擇線
四、S3C2410 SDRAM控制器的配置方法
在系統(tǒng)使用SDRAM之前，需要對S3C2410X的存儲器控制器進行初始化。其中對與SDRAM（Bank6）相關的寄存器進行了特殊的設置，以使SDRAM能夠正常工作。由于C語言程序使用的數(shù)據(jù)空間和堆棧空間都定位在SDRAM上，因此，如果沒有對SDRAM（Bank6）的正確初始化，系統(tǒng)就無法正確啟動。下面介紹與SDRAM相關的寄存器設置。
1、BWSCON寄存器
BWSCON寄存器主要用來設置外接存儲器的總線寬度和等待狀態(tài)。在BWSCON中，除了Bank0，其他7個bank都各對應4個相關位的設置，分別為STn，WSn和DWn。這里只需要對DWn進行設置，例如SDRAM（Bank6）采用32位總線寬度，因此，DW6=10，其他2位采用缺省值。BWSCON寄存器在Bank6上的位定義如表4-1所示。
表4-1 BWSCON寄存器在Bank6上的位定義
BWSCON | 位 | 描述 | 初始化狀態(tài) |
ST6 | 27 | 這個位決定SRAM在Bank6上是否采用UB/LB | 0 |
WS6 | 26 | 這個位決定Bank6的WAIT狀態(tài) | 0 |
DW6 | 25～24 | 這2位決定Bank6的數(shù)據(jù)總線寬度 | 0 |
2、BANKCONn寄存器的設置
S3C2410X有8個BANKCONn寄存器，分別對應著Bank0～Bank7。由于Bank6～Bank7可以作為FP/EDO/SDRAM等類型存儲器的映射空間，因此與其他bank的相應寄存器有所不同，其中MT位定義了存儲器的類型。BANKCONn寄存器在Bank6和Bank7上的位定義如表4-2所示。
表4-2 BANKCONn寄存器在Bank6和Bank7上的位定義
BANKCONn | 位 | 描述 | 起始狀態(tài) |
MT | 16～15 | 這2位決定了Bank6和Bank7的存儲器類型 | 11 |
MT的取值又定義該寄存器余下幾位的作用。當MT=11（即SDRAM型存儲器）時，BANKCONn寄存器余下的幾位定義如表4-3所示。
表4-3 BANKCONn寄存器在MT=11時的相關位定義
Trcd是從行使能到列使能的延遲，根據(jù)S3C2410X的HCLK頻率（100M）及HY57V561620T-H的特性（見下圖），此項取01，即3CLKS。SCAN為列地址線數(shù)量，此項根據(jù)HY57V561620特性取01，即9位（A0~A8）。
3、REFRESH寄存器
REFRESH寄存器是DRAM/SDRAM的刷新控制器。位定義如表4-4所示。
表4-4 REFRESH寄存器位定義
4．BANKSIZE寄存器
表4-5 BANKSIZE寄存器定義
BANKSIZE | 位 | 描述 | 初始狀態(tài) |
BURST_EN | [7] | ARM 內核猝發(fā)操作使能 | 0 |
保留 | [6] | 不使用 | 0 |
SCKE_EN | [5] | SCKE 使能控制 | 0 |
SCLK_EN | [4] | 只有在SDRAM訪問周期期間，SCLK才使能，這樣 | 0 |
保留 | [3] | 未用 | 0 |
BK76MAP | [2:0] | BANK6/7的存儲空間分布 | 010 |
初始化時，BURST_EN可以取0或1，為了提高效率，最好設置為1。SCKE_EN設置為1。SCLK_EN設置為1。BK76MAP設置為2。
5、MRSR寄存器
MRSR寄存器有2個，分別對應MRSRB6和MRSRB7，對應著Bank6和Bank7。見表4-6。
表4-6 MRSRn寄存器定義
此寄存器S3C2410只允許CL可以設置，參照HY57V561620T-H手冊，取011，即3CLKs。
猝發(fā)長度的具體值在程序中沒有給出，根據(jù)后面觸發(fā)時序猜測應該是8，HY57V561620T支持1、2、4、8、page猝發(fā)長度。
參照前面的HY57V561620命令表，寫Mode寄存器用的是Mode register命令。其中的OP CODE參照下圖：
注意：當代碼在SDRAM中運行時，絕不能夠重新配置MRSR寄存器。
五、SDRAM的控制時序分析
下面列出SDRAM的狀態(tài)機及幾種SDARM控制命令的時序。大家掌握了以后可以試著分析其它的命令時序。
1、SDRAM的狀態(tài)機
SDRAM的完整狀態(tài)機由多個狀態(tài)構成，且狀態(tài)轉移是非隨機的（如圖5-1所示）。
正是如此眾多的狀態(tài)及其復雜的轉換關系，導致ＳＤＲＡＭ的控制較為復雜。通常FPGA開發(fā)人員在設計SDRAM控制器IP時需要詳細了解這些狀態(tài)機的過程。而一般開發(fā)人員以了解為主。
圖5-1 SDRAM狀態(tài)機
下面將結合上圖及SDRAM的指令來分析SDRAM的控制時序
2、SDRAM single模式讀時序
SDRAM初始化主要是由設置S3C2410 SDRAM控制器的模式寄存器（MRSR）完成的。主要設定了SDRAM的burst長度、CAS延時時間、突發(fā)類型等。然后就可以進行讀寫操作了。
下圖是S3C2410以single方式讀SDRAM時的時序。
對照HY57V5620的命令表，列出single read 命令實現(xiàn)過程。
CLK | SCKE | A10/AP | nGCSx | nSRAS | nSCAS | nWE | 命令 | 備注 |
1 | 1 | X | 1 | 1 | 1 | 1 | 空操作（NOP） | |
2 | 1 | 0 | 0 | 0 | 1 | 0 | 預充電選定bank（PRE） | Trp=2 |
3 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
4 | 1 | X | 0 | 0 | 1 | 1 | Bank激活命令（ACT） | Trcd=2 |
5 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
6 | 1 | 0 | 0 | 1 | 0 | 1 | 讀操作（READ） | Tcl=3 |
7 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
8 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
9 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | 數(shù)據(jù)有效 |
3、SDRAM burst模式讀時序
對照HY57V5620的命令表，列出burst read 命令實現(xiàn)過程。
CLK | SCKE | A10/AP | nGCSx | nSRAS | nSCAS | nWE | 命令 | 備注 |
1 | 1 | X | 1 | 1 | 1 | 1 | 空操作（NOP） | |
2 | 1 | 0 | 0 | 0 | 1 | 0 | 預充電選定bank（PRE） | Trp=2 |
3 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
4 | 1 | X | 0 | 0 | 1 | 1 | Bank激活命令（ACT） | Trcd=2 |
5 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
6 | 1 | 0 | 0 | 1 | 0 | 1 | 讀操作（READ） | Tcl=2 |
7 | 1 | 0 | 0 | 1 | 0 | 1 | 讀操作（READ） | |
8~13 | 1 | 0 | 0 | 1 | 0 | 1 | 讀操作（READ） | 數(shù)據(jù)有效 |
14~15 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | 數(shù)據(jù)有效 |
4、SDRAM Self Refresh時序
SDRAM 的Self Refresh功能在電源電源管理時經(jīng)常使用，如：在主控器進入sleep狀態(tài)時，會先讓SDRAM工作在Self Refresh狀態(tài)。下圖為S3C2410發(fā)出Self Refresh命令時的時序圖。
對照HY57V5620的命令表，列出進入Self Refresh的過程。
CLK | SCKE | A10/AP | nGCSx | nSRAS | nSCAS | nWE | 命令 | 備注 |
1 | 1 | X | 1 | 1 | 1 | 1 | 空操作（NOP） | |
2 | 1 | 1 | 0 | 0 | 1 | 0 | 預充電所有bank（PRE） | Trp=2 |
3 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
4 | 0 | X | 0 | 0 | 0 | 1 | Self Refresh命令（REFS） | 結合CKE的真值表 |
5 | 1 | X | 1 | 1 | 1 | 1 | 空操作 |
5、S3C2410 BUS Request時SDRAM控制時序
我以前在做一個項目時涉及到兩個主控器共享一個SDRAM的情況?，F(xiàn)象是另一個主控器可以通過BUS Request功能獲取到總線的控制權。當S3C2410的總線控制權被獲取后，SDRAM控制不會再發(fā)出控制時鐘信號。但SDRAM并沒有因為失去時鐘而丟失數(shù)據(jù)。猜想一定是S3C2410在BUS Request時讓SDRAM進入自刷新狀態(tài)（就和S3C2410睡眠前要讓SDRAM進入自刷新狀態(tài)一樣）、POWER DOWN狀態(tài)、或者SUSPEND狀態(tài)。下面就根據(jù)S3C2410 BUS Request時SDRAM控制時序圖去確認一下到底是哪種。
對照HY57V5620的命令表，列出S3C2410 BUS Request時SDRAM時序過程。
CLK | SCKE | A10/AP | nGCSx | nSRAS | nSCAS | nWE | 命令 | 備注 |
1 | 1 | X | 1 | 1 | 1 | 1 | 空操作（NOP） | |
2 | 1 | 0 | 0 | 0 | 1 | 0 | 預充電（PRE） | Trp=2 |
3 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
4 | 1 | X | 0 | 0 | 1 | 1 | Bank激活命令（ACT） | Trcd=2 |
5 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
6 | 1 | 0 | 0 | 1 | 0 | 1 | 讀操作（READ） | Tcl=2 |
7 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
8 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
9 | 1 | X | 1 | 1 | 1 | 1 | 空操作 | |
10 | HZ | HZ | HZ | HZ | HZ | HZ | 進入Clock suspend | Note 1 |
Note1：在第10個時鐘周期時，SKE從1變?yōu)?rsquo;HZ’（高阻）。我想此時SCKE從1變?yōu)楦咦鑼τ赟DRAM來說相當于從1->0吧，看了一遍HY57V5620手冊，這個想法沒有得到確認。但也只能這么理解了，不然后面都說不通了。我想之所以變?yōu)楦咦瓒皇堑碗娖?，是因為S3C2410要放棄自己對總線控制。
結合HY57V5620手冊分析一下此時SDRAM會進入什么狀態(tài)。
下圖是CKE Enable(CKE) 真值表。
在第10個時鐘周期時，SDRAM處于行激活狀態(tài)。此時SCKE由1->0, 根據(jù)真值表可以得出系統(tǒng)會進入Clock suspend狀態(tài)
六、總結
本文分析了SDRAM的工作原理、介紹了HY57V561620及其與S3C2410的接線原理、S3C2410 SDRAM控制器的配置方法、及部分SDRAM的控制時序分析。有些地方理解的不夠深刻，歡迎大家指正。
本文分析了SDRAM的工作原理、介紹了HY57V561620及其與S3C2410的接線原理、S3C2410 SDRAM控制器的配置方法、及部分SDRAM的控制時序分析。有些地方理解的不夠深刻，歡迎大家指正。
評論