中文字幕 另类精品,亚洲欧美一区二区蜜桃,日本在线精品视频免费,孩交精品乱子片免费

<sup id="3hn2b"></sup>

    1. <sub id="3hn2b"><ol id="3hn2b"></ol></sub><legend id="3hn2b"></legend>

      1. <xmp id="3hn2b"></xmp>

      2. 新聞中心

        EEPW首頁 > 嵌入式系統(tǒng) > 設計應用 > Synopsys占九成FinFET投片,Cadence趨于弱勢

        Synopsys占九成FinFET投片,Cadence趨于弱勢

        作者: 時間:2016-09-12 來源:網絡 收藏

        新思科技()近日宣布其 Galaxy Design Platform 已支援全球九成的 FinFET 晶片設計量產投片(production tapeout),目前已有超過20家業(yè)界領導廠商運用這個平臺,成功完成超過100件FinFET投片。
        包括格羅方德半導體(GLOBALFOUNDRIE)、英特爾晶圓代工(Intel Custom Foundry)、三星電子(Samsung)等晶圓廠已經利用Galaxy Design Platform為彼此之共同客戶如Achronix、創(chuàng)意電子(Global Unichip Corporation)、海思半導體(HiSilicon Technologies)、邁威爾科技(Marvell)、Netronome、NVIDIA以及三星電子等,進行測試晶片(test chip)以及FinFET的量產投片,這些晶片被廣泛地應用于消費性電子、無線應用、繪圖、微處理器、網路裝置等領域。
        以FinFET為基礎的制程節(jié)點(process node)技術能帶來多項優(yōu)勢,包括較佳的密度、較低的功耗以及較好的效能。Galaxy Design Platform實作工具的最新創(chuàng)新技術,能處理從平面(planar)移轉到3D電晶體(transistor)所產生的大量新設計規(guī)則,藉此達成前述 優(yōu)勢。
        新思科技積極與晶圓廠合作夥伴維持全面性的合作關系,確保Galaxy Design Platform所有工具的更新,以便支援多重曝光(multi-patterning)、局部互聯(lián)(local interconnect)架構等FinFET裝置所帶來的制程變革。
        Galaxy Design Platfor最新的工具包括:Design CompilerR 合成(synthesis) 解決方案、TetraMAXR ATPG、IC Compiler 及IC Compiler II 布局繞線解決方案、PrimeTimeR 簽核(signoff) 解決方案、StarRC 擷取(extraction)、HSPICER、CustomSim 及FineSim 模擬產品、Galaxy Custom DesignerR 電路圖(schematic)、Laker布局工具,以及IC Validator物理驗證(physical verification) 等。

        本文引用地址:http://www.antipu.com.cn/article/201609/303897.htm


        關鍵詞: Synopsys FinFET

        評論


        相關推薦

        技術專區(qū)

        關閉